1/1

()

Ç.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-236249

(43) Date of publication of application: 29.08.2000

(51)Int.CI.

H03K 19/173 G01R 31/28 G06F 17/50 H01L 21/82 H03K 19/177 // G06F 11/22

(21)Application number: 11-336488

(71)Applicant: QUICKTURN DESIGN SYST INC

(22)Date of filing:

04.10.1989

(72)Inventor: BUTTS MICHAEL R

BATCHELLER JON A

(30)Priority

Priority number: 88 254463


Priority date: 05.10.1988

Priority country: US

(54) METHOD FOR STRUCTURING LOGICAL CONFIGURATION USING ELECTRICALLY RECONFIGURABLE GATE ARRAY

(57)Abstract:

PROBLEM TO BE SOLVED: To actualize the method for structuring a logical configuration by using the electrically reconfigurable gate array. SOLUTION: Electrically reconfigurable gate array (ERCGA) logic chips are connected to one another via reconfigurable interconnections. The electrical representation of a large-scale digital network is so converted as to adopt a hardware style, which operates actually and temporarily on the interconnected chips. The digital network actualized on the interconnected chips can be changed any time through reconfigured connections. Consequently, a system is adapted to various purposes which include simulation. prototyping, execution, and computation. The reconfigurable interconnections are configured by the ERCGA chips dedicated to an interconnected function. Each interconnected ERCGA is not connected to all the interconnected chips but is connected to at least one pin.



LEGAL STATUS

[Data of request for exemination] 27.12.1000

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-236249 (P2000-236249A)

(43)公開日 平成12年8月29日(2000.8.29)


(51) Int.CL7	識別配号	F I デーマコート*(参考)		
H03K 19/173	101	H03K 19/173	101	
G01R 31/28		19/177		
G06F 17/50	·	G06F 11/22	330D	
HO1L 21/82		G01R 31/28	F	
H03K 19/177		G06F 15/60	664P	
	永龍查書	有 請求項の数4	OL (全 81 頁) 最終頁に続く	
(21)出願番号	特願平11-336488	(71)出顧人 5950433	76	
(62)分割の表示	特願平1-509588の分割	クイック	フターン・デザイン・システムズ・	
(22)出顧日	平成1年10月4日(1989.10.4)	インコ-	ーポレイテッド	
		QUIC	CKTURN DESIGN SY	
(31)優先権主張番号	254463	STE	MS, INC.	
(32)優先日	昭和63年10月 5日(1988, 10.5)	アメリカ合衆国95131カリフォルニア州サ		
(33)優先權主張国	米国 (US)	ンノゼ、	ウエスト・トリンプル・ロード55	
	-	番		
		(72)発明者 パツツ	マイケル アール	
•		アメリン	り合衆国オレゴン州 97212 ポー	
		トラン	ド エヌ イー アラミーダ 3336	
	i	(74)代理人 1000643	344	
	1	弁理士	岡田 英彦 (外3名)	
			最終頁に続く	

(54) 【発明の名称】 電気的に再構成可能なゲートアレイを用いて論理構成を構築する方法

(57)【要約】

【課題】 電気的に再構成可能なゲートアレイを用いて 論理構成を構築する方法を提供する。

【解決手段】 複数の電気的に再構成可能なゲートアレイ(ERCGA)論理チップは、再構成可能な相互接続を介して相互に接続されている。そして、大規模デジタル回路網の電気的表現は、相互接続チップ上で一時的に実際に動作するハードウェア形態を採るように変換される。再構成接続により、相互接続チップ上に実現されたデジタル回路網は随時変更される。これによって、システムは、シミュレーション、プロトタイピング、実行、計算を含む種々の目的に適合される。再構成可能な相互接続は、相互接続機能専用のERCGAチップにより構成されている。各相互接続ERCGAは、複数の相互接続チップの全てではないが少なくとも一つのピンに接続されている。



【特許請求の範囲】

【請求項1】 第1及び第2の電気的に再構成可能なゲ ートアレイ (ERCGA) を設ける工程と; ブールのロ ジックゲートから成る基本要素を具え、第1 デジタルロ ジック回路網を表している第1入力データ及び、前記基 本要素を相互接続する回路網を設ける工程と;前記第1 入力データを、第1及び第2部分に分割する工程と;分 割された第1データの第1部分を、第1ERCGAに供 給し、これによって表現される前記第1ロジック回路網 の第1部分が、第1ERCGAにおいて実際に動作形態 を採るようにする工程と:前記分割された第1データの 第2部分を、第2ERCGAに供給し、これによって表 現される前記第1デジタルロジック回路網の第2部分 が、第2ERCGAにおいて実際に動作形態を採るよう にする工程と:前記第1及び第2ERCGAを相互接続 し、前記第1入力データで特定される少なくとも一個の 回路網が、前記第1及び第2ERCGAの間に及ぶよう にする工程と: ブールのロジックゲートから成る基本要 素と、前記基本要素を相互接続する回路網とを具えてい ることを除き、前記第1デジタルロジック回路網と全く 無関係な、第2デジタルロジック回路網を表現している 第2入力データを供給し、前記第1及び第2デジタルロ ジック回路網が同一のERCGAにおいて実際の動作形 態を採るようにする工程と;前記第2入力データを、第 1及び第2部分に分割する工程と;分割された第2デー タの第1部分を、第1ERCGAに供給し、これによっ て表現される前記第2デジタルロジック回路網の第1部 分が、前記第1ERCGAにおいて実際に動作形態を採 ることができるようにする工程と;前記分割された第2 データの第2部分を、第2ERCGAに供給し、これに よって表現される前記第2デジタルロジック回路網の第 2部分が、前記第2ERCGAで実際に動作形態を採る ことができるようにする工程と;前記第1及び第2ER CGAを相互接続し、前記第2入力データで特定される 少なくとも1個の回路網が、前記第1及び第2ERCG Aの間に及ぶように構成する工程;とを具えることを特 徴とする方法。

【請求項2】 前記区分化の工程を、自動的に行うことを特徴とする請求項1に記載の方法。

【請求項3】 シミュレートされる第1 デジタルロジック回路網を規定する工程と:前記第1 デジタルロジック回路網を表現している第1 入力データを発生させる工程と;前記第1 入力データを、第1 及び第2部分に分割する工程と;前記分割された第1 データの前記第1 部分を、前記第1 ERCGAに供給し、このようにして表現される前記第1 デジタルロジック回路網の第1部分が、前記第1 ERCGAにおいて、実際に動作する形態を採ることができるようにする工程と;前記分割された第1 データの前記第2部分を前記第2 ERC GAに供給し、このようにして表現される前記第1 ロジック回路網の第

2部分が、前記第2ERCGAにおいて実際に動作する 形態を採ることができるようにする工程と;前記第1及 び第2ERCGAを相互接続し、前記第1入力データで 特定される少なくとも1個の回路網が、前記第1及び第 2ERCGAの間に及ぶようにする工程と:第1シミュ レーションで使用する一組の第1刺激をソフトウェアで 規定する工程と:前記刺激を規定するソフトウェアを、 第1 電気信号に変換する工程と;前記入力信号としての 第1電気信号を、相互接続された前記第1及び第2ER CGAに供給する工程と;相互接続された前記第1及び 第2ERCGAから、第1出力電気信号を受信する工程 と;前記第1電気出力信号を、ソフトウェアの形態に変 換する工程;とを具え、且つ、前記第1デジタルロジッ ク回路網とは別の第2デジタルロジック回路網におい て、上記工程を繰り返す工程:を具えている請求項1に 記載のシミュレーション方法。

【請求項4】 合成ツールを使用して、第1コンピュー タプログラムを、該第1コンピュータプログラムで表現 されるアルゴリズムに従って動作する第1 デジタルロジ ック回路網を表現している一組の第1入力データに変換 する工程と;前記第1入力データを、前記第1及び第2 部分に分割する工程と;前記分割された第1データの前 記第1部分を、前記第1ERCGAに供給し、このよう にして表現される前記第1デジタルロジック回路網の第 1部分が、前記第1ERCGAにおて、実際の動作形態 を採ることができるようにする工程と;前記分割された 第1データの前記第2部分を前記第2ERCGAに供給 し、このようにして表現される前記第1 デジタルロジッ ク回路網の第2部分が、前記第2ERCGAにおいて、 実際の動作形態を採ることができるようにする工程と; 前記第1及び第2ERCGAを相互接続し、前記第1入 力データが特定する少なくとも一個の回路網が、前記第 1及び第2ERCGAの間に及ぶようにする工程と;前 記第1プログラムの入力データに対応する第1刺激信号 を発生させる工程と;前記第1刺激信号を、入力信号と して、相互接続された前記第1及び第2ERCGAに供 給する工程と;相互接続された、前記第1及び第2ER CGAから、前記第1プログラムの出力データに対応す る第1出力電気信号を受信する工程;とを具え、且つ、 前記第1 デジタル回路網とは別の第2 デジタル回路網に おいて、上記工程を繰り返す工程;を具えている請求項 1に記載の計算方法。

【請求項5】 前記合成ツール使用工程が:設計部合成ツールを使用して、前記第1コンピュータプログラムを、データパス及び有限状態マシンコントローラから成り、前記第1プログラムによって表現されるアルゴリズムに従って作動するシステムの表現に変換する工程と;ロジック合成ツールを用いて、前記設計部合成ツールによって提供されるデータパス及び有限状態マシンコントローラの表現を一組の第1入力データに変換する工程:

とを具えることを特徴とする請求項1に記載の方法。 【請求項6】 前記ERCGAが、各々、複数のピンを 具え、且つ、前記相互接続の工程が:少なくとも一個の 追加のERCGAを設け、再構成可能な相互接続として の役割を果たすようにする工程と;前記再構成可能な相 互接続ERCGAの各々を、前記第1及び第2ERCG Aのピンのすべてではないが、少なくとも一個に接続す る工程;とを具えていることを特徴とする請求項1に記 載の方法。

【請求項7】 (a)N個のERCGAを設ける工程と; (b) 前記第1入力データを、N個の部分に分割する工程と:

(c)分割されたデータの各部分を、対応するERCGAに供給し、このようにして表現される前記デジタルロジック回路網の前記部分が、前記ERCGAにおいて実際の動作形態を採ることができるようにしている工程と;(d)N個のERCGAを相互接続し、ERCGAの各々を、少なくとも一個の他のERCGAに接続し、且つ、前記入力データで特定される回路網の各々を実現する工程と;

(e)前記第2入力データに対して、(b)、(c)及び(d) の工程を繰り返す工程;とを更に具えていることを特徴 とする請求項1に記載の方法。

【請求項8】 ERCGAが各々複数のピンを具え、且つ、前記相互接続の工程が:少なくとも一個の追加のERCGAを設け、再構成可能な相互接続として役割を果たすようにする工程と;前記再構成可能な相互接続ERCGAの各々を、前記複数であるN個のERCGAのピンのすべてではないが、少なくとも個に接続する工程;とを具えていることを特徴とする請求項7に記載の方法。

【請求項9】 前記再構成可能な相互接続ERCGA を、前記N個の各々のERCGAの全てではないが、少なくとも一個に接続する工程を、更に具えていることを特徴とするむ請求項8に記載の方法。

【請求項10】 順次、というよりはむしろ単一のプロセスで:前記入力データを分割する工程と;これによって、対応して必要となる相互接続の特徴を識別する工程;とを実行する工程を更に具え、これによって、前記入力データを、このような方法で分割し、対応して必要な相互接続を簡易化することを特徴とする請求項9に記載の方法。

【請求項11】 シード基本要素を決定し、他の基本要素をこれに加えることによって前記入力データを分割し、これによって、基本要素のクラスタを構成する工程を更に具え;前記基本要素の各々が、多数のピンを具え;前記クラスタの構成が、クラスタに割り当てられていない各基本要素の有効な機能を評価する工程を具え;前記有効な機能が、最も多数のピンを有する基本要素に、最大の初期利益をもたらすことを特徴とする請求項

10に記載の方法。

【請求項12】 シード基本要素を決定するとともに、他の基本要素をこっらに加えることによって、前記入力データを分割し、これによって、基本要素のクラスタを構成する工程と;相互接続の限界に至るまで、基本要素をクラスタから取り除く工程とを更に具え;前記分割の工程が、相互接続の限界を超えて、基本要素をクラスタに加える方法を備えていることを特徴とする請求項10に記載の方法。

【請求項13】 前記相互接続の工程が、更に:2個のERCGA間に及んでいる回路網が:回路網のルートを決定することのできる複数の対象となる再構成可能な相互接続ERCGAを試験する工程と;少なくとも部分的に、ERCGAがすでに用いられている利用の程度に基づき、このような相互接続ERCGAの各々を介してのルート決定の適性を評価する工程;とを具えていることを特徴とする請求項10に記載の方法。

【請求項14】 (a)N個のERCGAを設ける工程と:

- (b)回路形態的に、前記N個のERCGAを、規則的な 多次元アレイに配置し、これによって相対的に隣接する ERCGAを決定する工程と;
- (c)直接的に隣接するERCGAを相互接続する工程 レ・
- (d)前記第1入力データを、N個の部分に分割する工程と:
- (e)前記分割されたデータの各部分を、対応するERC GAに供給し、このようにして表現される前記デジタルロジック回路網の前記部分が、前記ERCGAにおいて実際に動作する形態を採ることができるようにする工程と:
- (f)非隣接ERCGA間に介在するERCGAを介して 相互接続を確立することで、非隣接ERCGAを相互接 続し、必要されるN個のERCGAを相互接続し、前記 第1データで特定される回路網を実現する工程と;
- (g)前記第2入力データに対して、工程(d)、(e)及び (f)を繰り返す工程;とを更に具えていることを特徴とする請求項1に記載の方法。

【請求項15】 自動ルーティング方法を用いて、非隣接ERCGAを相互接続するのに、介在するどのERC GA及びピンを用いるかを決定する工程を更に具えていることを特徴とする請求項14に記載の方法。

【請求項16】 前記デジタルロジック回路網中の故障を、前記入力データによって表現することで、故障をシミュレートする工程を更に具えていることを特徴とする請求項1に記載のフォールトシミュレータに関する方

【請求項17】 電気設計自動化システムと接続している相互接続されたERCGAを作動させる工程を更に具えていることを特徴としている請求項1に記載の方法。

【請求項18】 前記相互接続されたERCGAを、メモリ回路に結合させる工程と、前記回路と接続している前記相互接続されたERCGAを動作させる工程とを更に具える請求項1に記載の方法。

【請求項19】 前記双方向回路網を、双方向性相互接 続を用いて、積の和に変換することによって、双方向性 回路網を相互接続する工程を更に具えることを特徴とす る請求項1に記載の方法。

【請求項20】 ERCGAにおいて積を加算する工程 を更に具えていることを特徴とする請求項1に記載の方 法。

【発明の詳細な説明】

[0001]

【発明の分野】本発明は、電気的に再構成可能なゲートアレイロジック素子 (ERCGA)の使用に関するとともに、複数のこのようなロジック素子の相互接続を具え、ラージデジタル回路網の電気的な表現を、シミュレーション、プロトタイピング、実行及び/又は演算のための相互接続されたロジック素子を用い、一時的に実際動作するハードウエアの構成に変換する方法にも関するものである。

[0002]

【発明の背景及び概要】説明の便宜上、本出願では、リ アライザシステム (Realizer System) として本発明を 説明する。辞書には、後述するシステムの簡単な説明的 名称が欠けている。リアライザシステムは、ハードウエ アとソフトウエアとを具えており、シミュレーション、 プロトタイピング、実行又は演算のために、ラージデジ タルロジック回路網の表現を、一時的に実際動作するハ ードウエアの構成に変換する。(数個の最も広く利用す ることのできる構成可能なロジックデバイスを用いるこ とによって、極めて多くのロジック機能を具えている場 合、デジタルロジック回路網をラージとみなすこととし ている。) (専らではなく) 一般的に用いられている適 切な用語を簡単に再検討することで、以下の説明を、よ り理解し易いものとすることができる。何かを"実現す る"とは、それを実際又は現実のものとすることであ る。デジタルロジック回路網又は設計の全体又は一部を 実現するということは、それを永久的に組み立てること なく、実際の動作を構成することである。"入力設計 部"とは、実現されるべきデジタルロジック回路網を表 している。この入力設計部は、計測デバイス又はユーザ 指定実デバイスと同様に、組合せロジック及び記憶を表 している基本要素と、基本要素の入出力ピン間の接続を 表現している回路網とを具えている。ロジックチップ又 は相互接続チップを"構成"するとは、その内部ロジッ ク機能及び/又は相互接続を特定の方法で配置すること である。入力設計部のためのリアライザシステムを構成 するとは、その内部ロジック機能及び相互接続を、入力 設計部に応じて配置することをいう。設計を"変換"す るとは、その表現を構成データのファイルに変換することであり、これをリアライザハードウエアに直接用いると、設計部を実現することができる。設計部を"作動"させるとは、入力設計部の表現に応じて構成されたリアライザハードウエアを実際に作動させることである。

"相互接続"とは、ピンがワイヤで相互接続されている かのように、多数のチップ I /〇ピン間にロジック信号 を通過させるための再構成可能な手段である。"パス" とは、部分的にクロスバー相互接続におけるロジックチ ップとクロスバーチップとの間の又は部分的クロスバー の階層におけるクロスバーチップ間の組込相互接続ワイ ヤの中の一つをいう。"パスナンバ"は、一対のチップ を相互に接続している多くのパスの中から特定のパスを 特定するものである。"ERCGA"とは、電気的に再 構成可能なゲートアレイ、すなわち組合せロジックの捕 捉及び入力/出力接続(及び付加的な記憶装置)のこと であり、その機能及び相互接続は、単に電気信号を供給 することにより何回にも亘って構成及び再構成される。 "ロジックチップ" とは、 リアライザシステムにおける 入力設計部の組合せロジックと、記憶装置と、相互接続 とを実現するのに用いられるERCGAである。"Lチ ップ" とは、ロジックチップ、又はロジックチップの場 所に取り付けられるメモリモジュール、又はユーザ指定 のデバイスモジュールである。"相互接続チップ"と は、I/Oピン間の任意の相互接続を実行することので きる電気的に再構成可能なデバイスである。"ルーティ ングチップ"とは、直接相互接続、又はチャンネルルー ティング相互接続に用いられる相互接続チップのことで ある。"クロスバーチップ"とは、クロスバー相互接続 又は部分的クロスバー相互接続に用いられる相互接続チ ップである。 "Xチップ" とは、Lチップを相互に接続 する部分的クロスバー中のクロスバーチップである。 "Yチップ"とは、階層部分的クロスバー相互接続の第

2レベルにおけるクロスバーチップであり、Xチップを相互に接続している。 "Zチップ"とは、階層部分的クロスバー相互接続の第3レベルにおけるクロスバーチップであり、Yチップを相互に接続している。 "ロジックボード"とは、ロジックを伝達するプリント回路ボード及び相互接続チップである。 "ボックス"とは、1以上のロジックボードを具えているカードケージのような物理的格納装置である。 "ラック"とは、1以上のボックスを具えている物理的格納装置である。 "システムレベル相互接続"とは、個々のチップより大きなデバイスを相互接続することであり、ロジックボード、ボックス、ラック等である。 "ロジックセルアレイ"又は"LCA"とは、ERCGAの特定の例であり、Xilink Inc.その他で製造され、好適な例に用いられるものである。 "構成可能なロジックブロック"又は"CLB"は、構

"構成可能なロジックブロック"又は"CLB"は、構成可能なロジックの小さなブロック及びフリップフロップであり、LCAにおける組合せロジック及び記憶を表

している。 "設計メモリ"とは、入力設計部において特定されるメモリ機能を実現するメモリデバイスである。 "ベクトルメモリ"とは、多くの刺激信号をリアライザシステムに供給及び/又はリアライザシステムに供給及び/又はリアライザシステムに出る設計部からの多くの応答信号を捕捉するのに用いられるメモリデバイスである。 "スティミュレータ (stimulator)"とは、刺激信号を実現された設計部の個々の入力端子に供給するのに用いられるリアライに供給するのに用いられるリアライザシステム中のデバイスである。 "サンプラ"とは、規定された設計部の個々の出力端子からの応答信号を捕捉するのに用いられるリアライザシステム中のデバイスである。 "ホストコンピュータ"とは、リアライザシステムのホストインターフェイスハードウエアが接続されている慣用のコンピュータシステムであって、リアライのハードウエアの構成及び動作を制御するものである。

"EDAシステム"とは、電気自動設計システム、すなわち電気設計部を作成、編集、及び分析するのに用いられるコンピュータベースのツールに関するシステムである。ホストEDAシステムとは、リアライザシステムを応用する多くの場合において、入力設計ファイルを発生させるものである。

【0003】シングルラージ設計部を保持するのに十分 な容量を有する再構成可能なゲートアレイを用いれば、 リアライザ技術の多くは不要である。しかしながら、2 つの理由からこのことは決して実現することができな い。まず第1に、ERCGAのロジック容量は、同じ製 造技術を用いて製造された物理的に同一のサイズの再構 成不可能な集積回路と同じではない。再構成のための機 能は、チップのかなりのスペースをとる。ERCGA は、信号を導くスイッチングトランジスタと、これらの スイッチを制御するための記憶トランジスタとを有して おり、ここで、再構成不可能なチップは金属トレースを 具えている。そして、ERCGAは、これらのトランジ スタをロジックとして用いることができる。再構成可能 なチップに必要とされる規則性は、リソースが実際の設 計では用いられていないということである。その理由 は、規則的なロジック構造の配置及びルーティングが、 利用可能なゲートを100%用いることができないから である。ERCGAを製作するためのこれらの計数の結 合は、再構成することのできないチップのロジック容量 の約1/10である。目下のところ、実際の実行では、 ERCGAに要求される最大ゲート容量は9,000ゲ ートである (Xilinx XC 3090)。同様の技術を用いて 製造された、現在ほぼ慣用となっている集積回路では、 100,000ゲートロジック容量以上が与えられる (モトローラ)。第2に、通常10~100或いはそれ 以上の多くの集積回路を用いて、多くのプリント回路ボ ード上にリアルデジタルシステムを設けることはよく知 られていることである。ERCGAのロジック容量が、 大規模集積回路と同等である場合であっても、ほとんど

のデジタルシステムを実現するのに、依然としてこのようなチップを多く用いることとなる。しかし、ERCGAのロジック容量は、大規模集積回路と同等ではないため、更に多くのチップが必要となる。最終的に、リアライザシステムがシングル大規模チップのロジック容量を有するためには、リアライザシステムが10のオーダのERCGAを有している必要がある。このリアライザシステムが、このようなチップの容量を有しているためには、100個のオーダのERCGAが必要とされる。このことは、特殊な製造技術とは無関係に必要とされることに注意しなければならない。チップ当たりのトランジスタの数を2倍にすることによる製造工程によって、ERCGAの能力を2倍にすると、再構成不可能なチップの容量は2倍となり、従って、設計サイズ全体も同様に2倍となる。

【0004】これらの理由によって、有効なリアライザ システムを開発するためには、電気的に再構成可能な方 法で、数百個のERCGAを相互接続できるようにする とともに、設計を数百個のERCGAの構成に変換でき るようにする必要がある。本発明は、ERCGAそれ自 体の技術にまで及ぶものではなく、多くのERCGAか らリアライザシステムを開発するための技術にのみ関す るものである。ERCGA技術は、いかにしてリアライ ザシステムを開発するかを示してはいない。その理由 は、それが別の問題だからである。一つのICチップの 全体を構成している再構成可能な相互接続ロジック素子 のためのERCGA技術は、多くを相互接続するのに適 用できない。いずれか一方の方向に信号を通すスイッチ ングトランジスタによって、ERCGA相互接続を容易 に達成することができる。一つのチップ全体に亘って障 壁が存在しないので、相互接続に利用する多数の通路が 存在する。チップが小さいので信号のディレイも小さ い。多くのERCGAを相互接続するのはむずかしい。 その理由は、ICパッケージピン及びプリント回路ボー ドを伴っているからである。利用することのできるピン の数が制限されているということは、相互接続のための 通路の数が制限されているということである。チップの 信号の入出力は、(例えば増幅しながら)アクティブピ ンバッファを介して行われなければならない。アクティ ブピンバッファは、一方向にのみ信号を送ることができ る。これらのバッファ及び回路基板はトレースによっ て、一つのチップによって生ずるディレイよりも大きな ディレイが生ずるリアライザシステムの相互接続技術に よって、ERCGAとは全く別の方法で、これらの問題 を解決する。最終的に、ERCGA技術では、設計を多 くのチップの構成に変換する必要はない。リアライザシ ステムの相互接続は、ERCGA内の相互接続とは全く 異なるものであり、相互接続を決定及び構成する全く別 の方法が必要とされる。所定の時間に利用することので きる迅速且つ緻密なシリコン技術を用いて、ERCGA

を開発する。(1ミクロンSRAM技術を用いて、1989) Xilinx XC3000 LCAを開発する。) これは、実現 される迅速且つ緻密なシステムと同一の技術である。E RCGAは汎用のものであり、再構成可能な相互接続を 具えているので、現行のゲートアレイや慣用のチップほ ど緻密ではないファクタを具えている。リアライザシス テムは、ERCGAのレベルより高い汎用性及び再構成 可能性に対するサポートを反復する。従って、リアライ ザシステムは、現行の緻密なシステム程緻密ではなく、 常に概略的には、1のオーダの一定のファクタとなって いる。ボードレベルのリアライザシステムは、ゲートア レイを実現し、ボックスレベルのリアライザシステム は、ボード及び大規模慣用チップを実現する。更に、ラ ックレベルのリアライザシステムは、ボックスを実現す る。設計構造は、パッケージングの影響を強く受ける。 I/Oピン幅: VLS I チップレベルでは、100個の I/Oピンは容易に開発でき、200ピンは開発が困難 であるが、用いないこともなく、400ピンに関して は、ほとんど開発されていない。ボードレベルでは、こ れらの数字は概して2倍となっている。ロジック密度: ボードが、しばしば5個のVLSIチップを具えてお り、10個のVLSIを具えることも可能であるも、2 O個のVLS I を具えることは一般的ではない。単にそ の理由は、実際のボードの最大値が約200平方インチ に制限されているからである。ボックスは、通常10~ 20ボードを具えており、時には40ボードを具えてい る。相互接続密度:2次元ワイヤの平面を数枚用いるこ とができる場合、モジュールは、完全にチップ及びボー ド上で相互接続される。しかし、背面が本質的に一次元 的な場合には、ボックスレベルにおいて、それほど完全 に相互接続されているわけではない。これらパッケージ ングの制約は、有用なリアライザシステムにおいて見ら れるシステム構造にかなり影響を及ぼす。リアライザシ ステムでは低密度であるがために、実現される設計部で は、単一のロジックチップは、通常、唯一のモジュール を構成する。一つのボードにおけるロジックチップの複 合体によって、1つ又は2つのVLSIチップを実現す る。リアライザボードのボックスは、設計部において、 単一のボードを実現する。更に、ボックスのラックは、 設計部のボードのボックスを実現する。従って、リアラ イザシステムのボードレベルのロジック及び相互接続の 複合体は、設計部のVLSIチップと同じロジック・相 互接続容量並びに I / Oピン幅を有している必要があ る。リアライザシステムのボックスは、設計部のボード と同じロジック・相互接続容量及び I / Oピン幅を必要 とし、リアライザシステムのラックは、設計部のボック スと同じロジック・相互接続容量を必要としている。

【発明の実施の形態】内容一覧表

[0005]

1.リアライザハードウエアシステム

- 1.1 ロジック及び相互接続チップ技術
- 1.2 相互接続アーキテクチャ
- 1.2.1 最も近い隣接相互接続
- 1.2.2 クロスバー相互接続
- 1.2.3 相互接続トライステート回路網
- 1.2.4 システムレベル相互接続
- 1.3 特定目的の構成素子
- 1.3.1 設計部メモリ
- 1.3.2 刺激及び応答
- 1.3.3 ユーザ指定デバイス
- 1.4 構成
- 1.5 ホストインターフェース
- 2.リアライザ設計変換システム
- 2.1 設計部リーダ
- 2.2 基本要素変換
- 2.3 分割化
- 2.4 ネットリスティング及び相互接続
- 3.リアライザの応用
- 3.1 リアライザロジックシミュレーションシステム
- 3.1.1 ロジックシミュレーション、刺激及び応答の 伝送システム
- 3.1.2 ロジックシミュレーション、オペレーティン グ・カーネル
- 3.1.3 リアライザロジックシミュレーションシステムの使用
- 3.1.4 2状態以上の実現化
- 3.1.5 リアライザの遅延に関する表現
- 3.1.6リアライザシミュレーションから他のシミュレーションへの状態の伝送
- 3.2 リアライザフォールトシミュレーションシステム
- 3.3 リアライザロジックシュミレータ評価システム
- 3.4 リアライザプロトタイピングシステム
- 3.4.1 実現された仮想計器
- 3.5 リアライザ実行システム
- 3.6 リアライザ生産システム3.7 リアライザ計算システム
- 4.好適例
- 4.1 ハードウエア
- 4.2 ソフトウエア
- 【0006】 1. リアライザハードウエアシステム リアライザハードウエアシステム (図1)は:
- 1)1)少なくとも二つのロジックチップ(通常、数十個又は数百個)及び
- 2)付加的に、メモリモジュール、ユーザ指定のデバイスモジュールのような、1以上の特定目的のための構成要素を具えている1セットのLチップを、
- 2) I/Oピンを相互接続可能なすべてのLチップに接続されている構成可能な相互接続と、
- 3) ホストコンピュータ、構成システム及びデータ入出

カ又は制御のためのホストが使用することのできるすべてのデバイスに接続されたホストインタフェースと、4)ホストインタフェース、すべての構成可能なしチップ及び相互接続デバイスに接続された構成システムとを具えている。このハードウエアを、通常、ロジックボード、ボックス及びラックの形態で実装し、ホストコンピュータに接続する。このハードウエアは、ホストコンピュータの制御の下で作動する。

【0007】 1.1 ロジック及び相互接続チップ技術 1.1.1 ロジックチップデバイス デバイスが、リアライザロジックチップとして役立つた めには、このデバイスが電気的に再構成可能なゲートア レイ(ERCGA)でなければならない:

- 1) デバイスは、容量制限を条件として、組合せロジック(及び付加的な記憶装置)を具えているデジタルロジック回路によって構成することができなければならない。
- 2) デバイスは、その機能及び内部相互接続を、電気的 に何回でも、種々の論理回路に適合するように構成する ことができるという点において、電気的に再構成可能で なければならない。
- 3) デバイスは、特定の回路網又は特定する I/Oピン とは無関係に、デジタル回路網で I/Oピンを自由に接 続し、リアライザシステムの部分クロスバー、又は直接 相互接続が首尾よくロジックチップを相互接続できなけ ればならない。

ロジックチップとして好適な、再構成可能なロジックチ ップの一例としては、ロジックセルアレイ (Logic Cel 1 Array (LCA)) がある ("The Programmable Gat e Array Handbook" ,Xilinx Inc., San Jose, CA, 1989). このロジックチップは、Xilinx Inc.その他で製造され ている。このチップは、構成可能なロジックブロック (Cnofigurable Logic Block (CLB))の2次元配 列を具えている。この2次元配列は、再構成可能な I/ Oブロック(IOB)で囲まれているとともに、CLB とIOBとの間の行と列とに配置されたセグメントを配 線することによって相互接続されている。各CLBは、 数個の入力端子と、ロジック機能を再構成することので きる多重入力組合せロジック回路網と、1以上のフリッ プフロップと、CLB内の再構成可能な相互接続によっ て連結することができる1以上の出力端子とを具えてい る。各IOBを再構成し、チップの入力バッファ又は出 カバッファとすることができる。更に、各IOBを外部 I/Oピンに接続する。配線したセグメントをCLB、 IOB及び、お互いに接続することによって、再構成可 能なパストランジスタ及び相互接続マトリックスを介 し、CLB、IOB及びセグメント間に、相互接続を形 成する。すべての再構成可能な機能を、チップのシリア ルシフトレジスタにおけるビットで制御する。従って、 LCAは "構成ビットパターン" のシフトによって完全 に構成される。構成に要する時間は10~100マイク ロ秒である。Xilinx 2000及び3000シリーズのLCA は、64~320のCLBを具えており、56~144 のIOBを使用することができる。LCAネットリスト (netlist) 変換ツール (以下にて示す) は、ロジック をCLBに作成し、CLBとIOBとの間の相互接続を 最適にしている。CLBと I/Oピンとの間の相互接続 を構成することによって、LCAは、特定の回路網又は 特定するI/Oピンとは無関係に、デジタル回路網でI /Oピンを自由に接続することができる。 リアライザシ ステムを好適に具体化するには、LCAデバイスをその ロジックチップとして用いる。ロジックチップとして好 適な他の種類のアレイとしては、ERA、すなわち電気 的に再構成可能なアレイがある。市販されているものと してはplesseyのERA60Kのタイプのデバイスがある。こ れは、構成ビットパターンを部分的にRAMにロードす ることで構成される。ERAを2入力NANDゲートの アレイとして構成する。RAMの値に応じて、2入力N ANDゲートの各々を独立に互いに相互接続する。ER Aは、ゲート入力端子の一連の相互接続通路への接続を 切換える。ERA 60100は、約10,000個のNAND ゲートを具えている。アレイの周辺のエ/〇セルは、ゲ ート入力端子及び/又は出力端子を外部 I/Oピンに接 続するのに用いられる。ERAネットリスト変換ツール は、ロジックをゲートに作成し、ゲート間の相互接続を 最適にするとともに、以下に示すように、構成ビットパ ターンファイルを出力する。ゲートと I / O セル間の相 互接続を構成可能にすることによって、ERAは、特定 の回路網又は特定する I/Oピンとは無関係にデジタル 回路網を用いてI/Oピンを自由に接続することができ る。ロジックチップとして用いることのできる、更に他 の種類の再構成可能なロジックチップとしては、EEP LD、すなわち、電気的に消去可能で、プログラム可能 なロジックデバイス ("GAL Handbook", Lattice Semi conductor Corp., Portland, OR, 1986) がある。商用の ものとしては、ラティス・ジェネリック・アレイ・ロジ ック (Lattice Generic Array Logic (GAL)) がある。これは、ビットパターンを、ロジック構成の部 分にロードすることで構成される。GALは、出力フリ ップフロップを有する、積の和のアレイとして構成され ており、その構成は、Xilinx LCAよりも汎用性を有 していない。GALによって、I/Oピンを、すべての 入力ピン間及びすべての出力ピン間のロジックに接続せ ずにすみ、部分的に要件を満足している。GALは、1 0~20個のピンを有しており、比較的小さな構造とな っている。しかし、GALはリアライザロジックチップ として用いられる。プログラム可能なロジックチップに ついての詳細は、米国特許第4,642,487号、第 4,700,187号、第4,796,216号、第4,7 22,084号、第4,724,307号、第4,758,

985号、第4.768,196号及び第4.786,90 4号明細書において説明されている。ここでは、これら の明細書の内容を説明に用いている。

【0008】1.1.2 相互接続チップデバイス 相互接続チップは、クロスバー相互接続の全体及び一部 に用いるクロスバーチップと、直接相互接続及びチャン ネルルーティング相互接続に用いるルーティングチップ とを具えている。デバイスが、リアライザ相互接続チッ プとして役立つためには:

- 1) デバイスは、直ちに、任意に選択された I / O ピン のグループ間で多くのロジック相互接続を形成し、各相 互接続は、その入力 I / O ピンからロジック信号を受信 するとともに、これらの信号を出力 I / O ピンに供給できなければならない。
- 2) デバイスは、その相互接続を電気的に規定するという点において、再構成可能でなければならず、多くの種々の設計に適合できるように再規定できなければならない。
- 3) クロスバー加算技術を用いて、部分的クロスバー相 互接続におけるトライステート回路網を相互接続する場 合、デバイスは、加算ゲートを具体化できなければなら ない。(クロスバー加算技術を用いない場合には、トラ イステート・セクションにて説明するように、他のトラ イステート技術を用いる。)

上述したERCGAデバイス、すなわち、LCA、ER A及びEEPLDは、これらの要件を満足しており、相 互接続チップとして用いられる。相互接続チップにロジ ックをほとんど或いは全く用いない場合、ほとんどのデ ジタル回路網を構成することのできる機能は、データを 直接入力ピンから出力ピンへと送ることができる。LC Aは、リアライザシステムを好適に具体化する際、クロ スパーチップとして用いられる。TI 74AS 8840デジタ ルクロスバースイッチ (SN 74 AS 8840 Data Sheet, Tex as Instruments, Dallas, TX, 1987)、すなわち、通常 電話スイッチに用いられる交差点スイッチデバイスを、 相互接続チップとして用いることができる。ところで、 これらのクロスバースイッチデバイスを、作動中、動的 に変化する構成に応用する場合、データ伝送スピードに 匹敵する再構成スピードが得られる。この再構成スピー ドは、ERCGAデバイスの構成スピードよりも速い。 この結果、このようなクロスバースイッチデバイスは、 ERCGAよりも高価且つ低容量であり、あまり望まし くないリアライザ相互接続チップを作成することとなっ てしまう。

【0009】1.1.3 ERCGA構成ソフトウエア構成ビットパターンは、ユーザ指定に従ってERCGAにロードされ、そのロジックを構成する。ユーザが単独でロジックを構成するのは非現実的である。従って通常ERCGA装置を製造することによって、ネットリスト変換ソフトウエアツールが得られる。このツールは、ネ

ットリストファイルに具わっているロジック仕様を、構 成ピットパターンファイルに変換する。リアライザ設計 変換システムは、ERCGAのコンピュータメーカによ って提供されるネットリスト変換ツールを用いている。 リアライザ設計変換システムが、設計部において、ネッ トリスト変換ツールを読出して変換し、ロジックチップ に分割し、さらに相互接続を決定すると、各ロジックに 対するネットリスト及びリアライザハードウエアにおけ る相互接続チップを発生させる。ネットリストファイル とは、すべての基本要素(ゲート・フリップフロップ及 びI/Oバッファ)及び、単一ロジックチップ又は相互 接続チップで構成されるこれらの相互接続のリストのこ とである。リアライザ設計変換システムは、ERCGA ネットリスト変換ツールを各ネットリストファイルに供 給し、各チップの構成ファイルを得る。ロジックチップ 及び相互接続チップとして種々のデバイスを用いる場合 には、適切なツールを用いる。構成ファイルは、2進ビ ットパターンを具え、これはERCGAデバイスにロー ドされると、ネットリストファイルの仕様に応じてファ イルを構成する。ERCGAデバイスは、これらのファ イルを、永久に記憶され且つ作動前に設計部のリアライ ザシステムを構成するのに用いられる単一バイナリーフ ァイルに収集する。リアライザ設計変換システムは、ツ ールのERCGAコンピュータメーカによって規定され るネットリスト及び構成ファイルフォーマットに準拠し ている.

【0010】1.1.4 ネットリスト変換ツール リアライザシステムを好適に具現化するために、ロジッ クチップ及びクロスバーチップとしてLCAを用いてい るので、Xilinx LCAネットリスト変換ツール及びそ のファイルフォーマットをここで説明する。Xilinx製の LCAネットリスト変換ツール (XACT) によって、 ネットリスト形式のロジック回路網が与えられるととも に、自動的にロジック素子がCLBに作成される。I/ Oピンの位置に関し、最適の方法でロジック素子を構成 し、内部相互接続を容易にすることができる。従って、 このツールは、いかにしてロジックチップの内部相互接 続を構成するかを解明し、その出力結果としての構成フ ァイルを作成する。LCAネットリスト変換ツールは、 単に個々のLCAを変換するだけであって、ロジック回 路網が大き過ぎて単一のLCAに適合できない場合には 障害が生じる。Xilinx LCAネットリストファイルを XNFファイルと称する。これはアスキーテキストファ イルであり、各々の基本要素に対する1セットのXNF ファイル中のステートメントを具え、基本要素、ピン及 びこれらのピンに接続される回路網の名称を特定する。 これらの回路網は、LCAネットリスト中で相互接続さ れており、入力設計部の回路網ではなく、LCA基本要 素を接続している。XNFファイル中のいくつかのファ イルは、設計変換の結果、入力設計部の回路網に直接対 応しているが、他のファイルは対応していない。例えば、これらは I_1781 'と称する、2入力XOR ゲートを特定するためのXNFファイル基本要素ステートメントであり、前記<math>2入力XOR ゲートの入力ピンを、 'DATAO' 及び 'INVERT' と称する回路網に接続し、その出力ピンを、 'RESULT' と称する回路網に接続している:

SYM, I_1781, XOR PIN,O,O,RESULT PIN,1,I,DATAO PIN,O,I,INVERT

END

入力及び出力 I / Oピンバッファ(入力のための I BU F 及び出力のためのOBUF)は、I / Oピンを特定するためのステートメントを付加することで、同様にして特定される。これらは、OBUFに対する基本的なステートメントであり、これによって、 'RESULT'を 'RESULT_D'と称する回路網を介して I / Oピン 'P57'において駆動させる:

SYM, IA_1266,OBUF PIN,O,O,RESULT_D PIN,I,I,RESULT END

EXT.RESULT_D.O.LOC=P57

Xilinx LCAを、RBTファイルと称する。これは、 アスキーテキストファイルであり、構成される部分を識 別するヘッダステートメントと、動作のための部分を構 成するのに用いられるバイナリーピットパターンを特定 する'0'及び'1'のストリームとを具えている。

【0011】1.2 相互接続アーキテクチャ

実際の場合、大規模入力設計部を実現するためには、多 くのロジックチップを使用しなければならないため、リ アライザのロジックチップを再構成可能な相互接続に接 続しなければならない。この相互接続によって、必要と されているように、設計部中の信号が、分離ロジックチ ップ間を流れる。この相互接続は、電気的相互接続及び /又は相互接続チップの結合を具えている。 リアライザ システムにおいて大規模設計部を実現するためには、ト ータルで幾万もの I / Oピンを有するロジックチップが 相互接続によって供給されなければならない。相互接続 は、システムサイズが大きくなるにつれて経済的に拡張 可能であり且つ容易なものであるとともに、入力設計部 を幅広く確実に構成することができ、更に高速であり、 ロジックチップ間の遅延を最小にすることができる。現 実の設計部における回路網単位のピンの平均数は、設計 部のサイズとは無関係な小さな数であるため、接続する ロジックチップのトータル数が増加するにつれて、優れ た相互接続のサイズ及びコストも直接的に増加するはず である。設計部の容量が増大するにつれて、用いる特定 ロジックチップ容量、ロジックチップの数及びロジック

チップピンの数も直接的に増大する。従って、設計部の 容量とともに、優れた相互接続のサイズ及びコストも直 接的に変化する。2クラスの相互接続構造を説明する: 隣接相互接続を第1セクションで説明し、クロスバー相 互接続を次のセクションで説明する。最も近い隣接相互 接続は、ロジックチップと、2次元、3次元又はそれ以 上の次元の面に従って、混合及び構成された相互接続と によって構成される。最も近い隣接相互接続では、ゲー トアレイチップの行列編成又はプリント回路基板をロジ ックチップの編成にまで拡張している。所定の入力設計 部の構成は、チップ及びボードを開発する場合に用いら れるのと同様の配置及びルーティングプロセスによって 決定される。クロスバー相互接続は、相互接続されてい るロジックチップとは異なる。クロスバー相互接続は、 伝送及び演算に用いられるクロスバーの多入力多出力編 成に基づくものであり、平面的に構成することができ る。最も近い隣接相互接続は、ロジック容量が大きくな るにつれて大きくなるが、ルーティング通路が密集する につれて大規模相互接続はゆっくりとなり、また、構成 を決定することが困難且つ不確実なものとなる。単なる クロスバーは、その直接性のために極めて高速であり、 その規則性のために構成が容易であるが、すぐに非実用 的な大きさとなってしまう。部分的なクロスバー相互接 続は、ほとんどの直接性と、単なるクロスバーの規則性 とを保持するが、設計部容量の増大とともにのみ直接的 に増大し、理想リアライザ相互接続を実現している。実 際のリアライザシステムでは、図示した以外の相互接続 を用いることはできるが、部分的クロスバーを好適な具 体例に用いる。この使用は、この明細書全体を通して類 推される。

【0012】1.2.1 最も近い隣接相互接続 1.2.1.1 直接相互接続

直接相互接続では、相互接続チップを用いずして、直接 すべてのロジックチップを、規則的なアレイにおいて相 互に接続する。この相互接続は、単にロジックチップ間 の電気的接続から成っている。ロジックチップの相互接 続は、多くの異なるパターンを形成することができる。 **一般的に、一つのロジックチップのピンをグループ毎に** 分割する。従って、すべてのロジックチップにおいて各 ピンのグループを、他のロジックチップの同様なピンの グループ等に接続する。各ロジックチップは、単に一組 のすべてのロジックチップ、すなわち、物理的な意味に おいて、つまり、少なくともアレイの接続形態という意 味において、最も近い隣接ロジックチップとだけ接続す る。1以上のロジックチップにロジックを接続するすべ ての入力設計部回路網を、相互接続チップとしての機能 を果たす他のロジックチップに、これらのロジックチッ プを直接接続する場合には直接接続し、又は、一連の他 のロジックチップを介して接続し、チップの実現するロ ジックのいずれかに接続することなしに、ロジック信号 を一方の I / O ピンから他方の I / O ピンへ伝達する。このようにして、いかなる所定のロジックチップも、設計部ロジックの共有に加えて、一方のチップから他方のチップへ相互接続信号を伝達するように構成されている。相互接続機能を実行することのできない非ロジックチップリソースを、アレイの周辺で、専用ロジックチップピンに接続又は、ロジックピンを相互に接続している。図 2 に示す特定の例では、行及び列の 2 次元格子中に配置されたロジックチップを具えており、その各々のチップは、メモリを有いでは、行及び列の 2 次元格子中に配置されたロジックチップを具えており、その各々のチップは、メモリを有いでは、「人のと、周辺で接続されたユーザ指定のデバイスとを具えている。この相互接続を、ここで説明した 2 次元のものから、より高次元のものへと拡張することができる。一般的に、

'n'を次元の数とする場合、各々のロジックチップの ピンを、2*n個のグループに分割する。各々のロジックチップは、規則的な形態で、2*n個の他のロジック チップと接続している。他の変更も同様であるが、ピン のグループの大きさは等しくない。ロジックチップの数 及び各々のピンの数に基づき、ピングループサイズの寸 法及びセットを選択し、2のロジックチップ間に介在するロジックチップの数を最小にするとともに、各々直接 隣接しているチップ対の間を充分に相互接続し、回路網 がこれら二つのチップだけにつながるようにしている。 相互接続のためのロジックチップをいかに構成するかを 決定するには、ロジックのためのチップをいかに構成するかを 決定するには:

- 1)基本要素変換のセクションで述べたように、設計部 のロジックをロジックチップの基本要素形態に変換す ス
- 2)ロジックチップにおけるロジック基本要素を、区分化及び配置する。ロジックチップのロジック容量内に各々適合しているサブ回路網に、設計部を区分化することに加えて、サブ回路網をお互いに対して配置し、必要とされる相互接続の量を最小とする。ゲートアレイ又は標準セルチップ自動区分化及び配置ツール("Gate Station Reference Manual", Mentor Graphics Corp,1987)において用いられているような、標準区分化及び配置ツール方法を用いて、いかにしてロジック基本要素をロジックチップに割り当てるかを決定し、相互接続を達成する。このことは、定評のある方法であり、ここでは、これ以上の説明を省略する。
- 3) ロジックチップ間の相互接続を配線する。すなわちロジックチップの中から特定のロジックチップ及び I / Oピン相互接続を選定し、ゲートアレイ又は標準セルチップ自動ルーティングツール("Gate Station Reference" Manual", Mentor Graphics Corp., 1987)のような 標準ルーティングツールを用い、いかにしてチップを構

成するかを決定し、相互接続を達成する。これは定評の ある方法であるため、いかにしてこの方法を相互接続の 問題に適用するかを除き、ここではこれ以上の説明を省 略する。ロジックチップのアレイを、シングルラージゲ ートアレイ又は標準セルチップと同じ方法で取り扱う。 各々区分化されたロジックサブネットワークは、大規模 ゲートアレイロジックマクロに対応しており、相互接続 されたロジックチップ I/Oピンは、ルーティングに用 いる配線チャンネルを規定している。特に、各々のルー ティング方向には、相互接続されたロジックチップ I/ 〇ピンの各グループ毎のピンと同数のチャンネルを具え ている。ロジックチップ間では多くの相互接続が可能で あるので、多くのルーティング層によって、ゲートアレ イのチャンネル制約を取り除くのと同様の方法を用い て、ルーティングを制約することなく、各末端部におい て同じチャンネルを用いる。

- 4)ルーティングの過剰(ルーティング処理の間或るボイントにおいてチャンネルをルーティングすることができない場合)のために相互接続を行うことが不可能な場合、調整された基準を用いて、設計部を再区分化及び/又は再配置し、過剰を除去し、再び相互接続を試みる。5)どの回路網がどのチャンネルを使用するかについての仕様を、特定のルーティングチャンネルとI/Oピンとの間の対応に応じて、個々のロジックチップに対するネットリスト及び、ロジックチップ信号に対する特定ピンの役割に変換する。ロジック基本要素の仕様とともに、I/Oピン仕様及びロジックチップ内部相互接続の形態の仕様を、各ロジックチップ毎のネットリストファイルに送出する。
- 6) ロジックチップネットリスト変換ツールを用い、各ロジックチップ毎の構成ファイルを発生させるとともに、これらを組合せ、入力設計のための最終的なリアライザ構成ファイルを作成する。

【0013】1.2.1.2 チャンネルルーティング相 互接続

チャンネルルーティング相互接続は、直接相互接続の変形である。この場合、チップは、ロジックとしては用いられず単に相互接続を行う相互接続チップと、専らロジックとして用いられるロジックチップとに分割される。特に、ロジックチップは、お互いを直接接続するのではなく、その代わりに、ただ単に相互接続チップを接続するだけである。その他すべての点において、チャンネルルーティング相互接続は、直接相互接続方法に従って作成されている。1以上のロジックチップ及び回路網は、ルーティングチップと称する一連の相互接続チャプを構成することによって相互接続する。ルーティングチップは、これらのロジックチップを接続させるとともに、お互いを接続させ、ロジックチップI/Oピン間にロジック的接続が確立される。このことは、構成可能な「回路基板」に用いられる。チャンネルルーティング相互接続

を、一例として2次元としている: すなわち、図3に示 されているように、ロジックチップは、行及び列の形態 で配置されており、その周囲はルーティングチップによ って完全に囲まれている。アレイを、全てがルーティン グチップで構成されている行と、ロジックチップ及びル ーティングチップで交互に構成されている行とで交互に 構成する。このようにして、ロジックチップの周囲に は、行方向及び列方向に、切目なくルーティングチップ が配置されている。各チップのピンを4つのグループ、 すなわち、"北側、東側、南側、西側"と称する4つの エッジに分割する。各々のチップのピンを、4つの最も 近い隣接チップに格子状に接続する。: すなわち、北側 のピンを北側に隣接するチップの南側ピンと接続し、東 側ピンを東側に隣接するチップの西側ピンに接続する。 以下同様である。このモデルは、上記例の2次元より大 きな次元にまで拡張することができる。一般的には、

'n'を次元の数とする場合、各ロジックチップのピン は、2* n個のグループに分割される。各ロジックチッ プは2* n個の隣接チップに接続している。アレイの中 心においては各々のロジックチップに対して(2**n -1) 個のルーティングチップが存在する。ロジックチ ップとルーティングチップとの特徴に基づき、このチャ ンネルルーティングモデルの一般化を同様にして用い る。ロジックチップのピンを数個のグループに分けるこ とができる。ルーティングチップのピンも数個のグルー プに分けることができる。但し、ルーティングチップの ピンのグループ数が、ロジックチップのピンの数と同じ である必要はない。ロジックチップとルーティングチッ プとは、同数のピンを具えている必要はない。ロジック チップとルーティングチップとの規則的なアレイであ り、且ついかなる所定のロジックチップであっても、そ れが最も近い隣接チップの限定セットとだけ接続されて いる限り、これらの変形が適用される。ロジックチップ 間の相互接続を、ロジックチップを介してではなく、相 互接続チップを介してのみ配線するということを除い て、直接相互接続に用いると同様の方法を用い、ロジッ クチップをいかに構成するかを決定するとともに、相互 接続チップをいかに構成するかを決定する。回路網のロ ジック信号は、相互接続を完成させるのに必要なルーテ ィングチップと同数のルーティングチップを介して流れ る。各々のルーティングチップによって信号の伝搬が遅 れるので、信号が流れるルーティングチップが増えれば 増える程、相互接続を介しての信号伝搬遅れ時間は長く なる。ルーティングの必要条件を最小とできるように、 ロジック設計部を区分化するとともに、それぞれの区分 を特定のロジックチップに配置するのが一般的には望ま しい。ルーティングが過剰であり、相互接続を行うこと ができない場合、調整された基準を用いて設計部を再区 分化及び/又は再配置し、再び相互接続を行う。このサ イクルは、必要な限り繰り返される。

【0014】1.2.2 クロスバー相互接続 1.2.2.1 完全クロスバー相互接続

クロスパーとは、制約なくピンを他のピンと接続するこ とのできる相互接続アークテクチャーである。これは、 コンピュータ及び通信デバイスのスイッチング回路網に おいて、メッセージを通信するために広く用いられてい る。完全なクロスバーとして構成される相互接続は、す べてのロジックチップピンに接続するとともに、いかな るピンの相互接続の組合せであっても構成可能な相互接 続によって、いかなる入力設計及びロジックチップ区分 化であっても、直接的に相互接続を達成することができ る。その理由は、いかなるピンであっても、いかなる他 のピンに直接接続することができるからである。しか し、多くのロジックチップを相互接続することのできる 実用的な単一デバイスは存在しない。例えば、好適例の ロジックボードは、各々接続すべき128個のピンを有 するロジックチップを14個具えている。合計で179 2ピンとなり、実用的なシングルチップの容量をはるか に超えている。実用的な相互接続チップ及びデバイスか らクロスバーを構成することができる。これらを構成す ることによって、I/Oピン間に任意の相互接続を実現 することができる。クロスバー相互接続の場合、これら をクロスバーチップと称する。実用的なクロスバーチッ プからクロスバー相互接続を構成する一般的な方法は、 一つのクロスパーチップを用いて、一つのロジックチッ プピンをクロスバーチップが有するピンと同数の他のロ ジックチップピンと相互接続する。図4は、わかり易く するために極めて簡略化した一例を示している。各々8 個のピンを有する4個のロジックチップを相互接続す る。各々9個のピンを有するクロスバーチップを用い る。3個のクロスバーチップの最も左側の列によって、 ロジックチップ4のピンHをロジックチップ1、2及び 3のピンと接続する。次の列によって、ピンG等をロジ ックチップ4のピンGに接続する。同じロジックチップ に関しては、内部で接続できることから、ピンと他のピ ンとを接続する必要はない。クロスバーチップの隣接す る8個の列は、ロジックチップ3とロジックチップ1及 び2とを相互接続している。ロジックチップ4は含まれ ていない。その理由は、ロジックチップ4のピンを、ク ロスパーチップの最初の8個の列によって、ロジックチ ップ3のピンに接続しているからである。最後の8個の 列はロジックチップ1と2とを相互接続している。合計 48個のクロスバーチップを用いる。入力設計に基づく 二つの回路網は、相互接続された状態を示している。回 路網Aは、ロジックチップ1のピンDによって駆動さ れ、ロジックチップ4のピンBによって受信される。1 で示されているクロスパーチップは、これらのピンの両 方を接続しており、ロジックチップ1のピンDから受信 し、受信したものを、チップ4のピンBに伝達する。こ のようにして、ロジック接続を構成する。回路網Bは、

ロジックチップ2のピンドによって駆動され、ロジックチップ3のピンG及びロジックチップ4のピンGによって受信される。クロスバーチップ2は第1相互接続を行い、クロスバーチップ3は第2相互接続を行う。一般的に、必要とされるクロスバーチップの数を予測することができる。各々P1個のピンを有するL個のロジックチップが存在し、且つ、1個のロジックチップピンをできる限り多くの他のロジックチップピンと各々接続できるようにしているクロスバーチップがP×個のピンを具えている場合:

1) ロジックチップ1の中の一つのピンを、2からしまでのロジックチップの(L-1)P1個のピンに接続し

4) $X = (L-1) P1^2/(Px-1) + (L-2) P1^2/(Px-1) + \cdots$

 $\cdots + P 1^2 / (P x - 1)$ = $(L 2 - L) P 1^2 / 2 (P x - 1)$

クロスバーチップの数Xは、ロジックチップの数の二乗とロジックチップ毎のピンの数の二乗とをかけ算したものが増加するにつれて、増加する。好適実施例のロジックボード(各々128個のピンを有する14個のロジックチップ)は、各々129個のピンを有する11648個のクロスバーチップ又は各々65個のピンを有する23296個のクロスバーチップを必要としている。クロスバー相互接続は、有用なリアライザシステムに用いるには、大規模且つ高価なものであり、非実用的である。【0015】1.2.2.2 完全クロスバー回路網相互接続

相互接続すべき設計回路網の数がロジックチップピンの 合計数の1/2を決して超えることができないというこ とを認識することによって、クロスバー相互接続の大き さを小さくすることができる。クロスバー回路網相互接 続は、ロジック的には2つのクロスバーによって構成さ れており、その各々は、すべてのロジックチップピンを 相互接続回路網(ICN)と称する1セットの接続回路 網に接続しており、ロジックチップピンの総数の1/2 に番号を付している。1セットのロジックチップピン を、1セットのICNに接続するクロスバーチップが1 セットのICNから、これらのピンへ接続を戻すことも できる(相互接続チップの一般性の撤回)ため、この相 互接続をクロスバーチップで構成することもできる。各 々のクロスバーチップは、1セットのロジックチップピ ンを1セットのICNと接続している。図5は、図4に て示したものと同一の4個のロジックチップを相互接続 した一例を示す図である。各々8個のピンを有するクロ スパーチップを用い、16個のICNを設ける。32個 のクロスバーチップの各々は、4個のICNを用いて4 個のロジックチップピンを接続する。回路網Aを、クロ スパーチップ1によって相互接続し、ロジックチップ1 のピンDから受信し、受信したものをICNに伝達する ように構成する。また、回路網Aを、クロスバーチップ 2によって相互接続し、前記 I C Nから受信し、ロジッ なければならない。これには、(L-1)P1/(Px-1) 個のクロスバーチップが必要とされる。すべてのピンを接続するには、(L-1) $P1^2/(Px-1)$ 個のクロスバーチップを必要とする。

- 2) ロジックチップ2の各々のピンを、3からしまでのロジックチップの(L-2)P1個のピンに接続しなければならない。これには、(L-2) $P1^2/$ (Px-1)個のクロスバーチップを必要とする。
- 3) ロジックチップレー1の各々のピンを、ロジックチップLのP1個のピンに接続しなければならない。これには、 $P1^2/(Px-1)$ 個のクロスバーチップを必要とする。

クチップ4のピンBを駆動する。このようにしてロジッ ク接続を確立する。回路網Bは、ロジックチップ2のピ ンFによって駆動され、クロスバーチップ4を介してロ ジックチップ3のピンGで受信されるとともに、クロス バーチップ5を介してロジックチップ4のピンGで受信 される。好適実施例のロジックボード(各々128個の ピンを有する14個のロジックチップ)のクロスバー回 路網相互接続は、各々128個のピンを有する392個 のクロスバーチップ、又は各々64個のピンを有する1 568個のクロスバーチップを必要とする。 クロスバー 回路網相互接続では、使用するクロスバーチップの数は 単なるクロスバーよりも少ない。クロスバー回路網相互 接続の大きさは、ロジックチップの数と、ロジックチッ プピンの総数との積が増加するにつれて、大きくなる. これは、ロジックチップ数の二乗に達する。これは、純 粋なクロスバーよりは優れているも、依然として望まれ る直接スケーリングではない。

【0016】1.2.2.3 部分的クロスバー相互接続 ロジックチップそれ自体によって、クロスバーが開発で きない付加的な自由度を提供することができる。その理 由は、ロジック回路網の所定の入力又は出力を、いかな るI/Oピンをも用いることができるように構成するこ とができるからである。すなわち、特定の回路網とは無 関係に構成するからである。この自由度によって部分的 クロスバー相互接続をすることができる。これが、自由 度をロジックチップの定義中に明示している理由であ る。部分的クロスバー相互接続では、各ロジックチップ を分割するのと同様にして、各ロジックチップのI/O ピンを適切なサブセットに分割する。各クロスバーチッ プのピンを、各ロジックチップの各々から同じピンのサ ブセットに接続する。このようにして、クロスパーチッ プ 'n' を、各ロジックチップのピンのサブセット 'n' に接続する。サブセットと同数のクロスパーチッ

「n」に接続する。サブセットと同数のクロスハーナップを用いる。各々のクロスバーチップは、サブセットのピンの数とロジックチップの数とをかけ算した数と同数

のピンを有している。各ロジックチップ/クロスバーチ ップ対を、各サブセット中のピンと同数のパスと称する ワイヤで相互接続する。各クロスバーチップを各ロジッ クチップのピンと同一のサブセットに接続しているた め、一つのロジックチップのピンにおける一つのサブセ ット中の I / Oピンから、もう一つのロジックチップの ピンにおける別のサブセット中の I /Oピンへの相互接 続を構成することはできない。このことは、相互接続す べき各々のロジックチップのピンの同一のサブセットか ら、I/Oピンを用い、各々の回路網を相互接続し、適 宜にロジックチップを構成することによって避けられ る。回路網に接続されるロジックチップ中に構成される ロジックチップに割り当てることのできるいかなる I/ Oピンを用いても、ロジックチップを構成できるように するため、一方のI/Oピンは、他方のI/Oピンと同 様のものである。一般的なパターンを図6に示す。この 図において、ロジックチップとクロスバーチップとを接 続している各々のラインは、ロジックチップピンのサブ セットを示している。各クロスバーチップをすべてのロ ジックチップのピンのサブセットに接続する。逆に言え ば、このことは、各ロジックチップをすべてのクロスバ ーチップのピンのサブセットに接続していることを示し ている。これらの例では、クロスバーチップの数がロジ ックチップの数と等しい必要はない。好適な実現例で は、このようなことは言えない。図7は、図1及び図2 と同一の4個のロジックチップを相互接続している例を 示している。各々8個のピンを有する4個のクロスバー チップを用いる。各クロスバーチップは、各ロジックチ ップにおいて同一の2個のピンを接続している。 クロス バーチップ1をロジックチップ1~4の各々のピンA及 びBに接続する。クロスバーチップ2をすべてのピンC 及びDに接続し、クロスバーチップ3をすべてのピンE 及びFに接続するとともに、クロスバーチップ4をすべ てのピンG及びHに接続する。前記例の設計回路網Aで は、ロジックチップ4のピンBにおいて受信が行われる が、回路網Aをロジックチップ1のピンDにおけるドラ イバに相互接続することのできるクロスバーチップは設 けられていない。いかなる I / Oピンであっても、回路 網Aを受信するロジックチップ4において構成されるロ ジックに割り当てることができるので、ピンCはピンB と同様であり、これを、他の回路網に用いることができ る。結果的に、回路網Aは代わりにピンCによって受信 され、クロスバーチップ2を構成することで、相互接続 を達成する。設計回路網Bは、ロジックチップ3のピン G及びロジックチップ4のピンGによって受信される が、この回路網Bを、ロジックチップ2のピンFにおけ るドライバと相互接続できるクロスバーチップは設けて いない。回路網Bは、代わりにピンHによって駆動さ れ、クロスバーチップ4を構成することで相互接続を達 成する。好適な実施例では、部分的クロスバー相互接続

を用いている。このロジックボードは、各々128個の ピンを有する14個のロジックチップを具えており、各 々56個のピンを有する32個のクロスバーチップによ って相互接続されている。ロジックチップピンを、各々 4個のピンを有する32個の適切なサブセットに分割す るとともに、各クロスパーチップのピンを、各々4個の ピンからなる14個のサブセットに分割する。クロスバ ーチップ 'n' を各ロジックチップピンのサブセット 'n'に接続し、各ロジックチップ/クロスバーチップ 対を4個のパスによって相互接続する。すべてのクロス バー相互接続の中で、部分的クロスバーの使用するクロ スバーチップの数は最小である。部分的クロスバーのサ イズは、ロジックチップピンの総数が増大するに従って 直接的に増大する。このことは、ロジックチップの数、 更にはロジック容量に直接関連するものであり、望まし い結果である。これを使用するのは比較的容易なことで ある。その理由は、部分的クロスバーが規則的であり、 そのパスをテーブルで表現することが可能であり、更に 特定の相互接続をいかにして決定するかは、単にパスの 最適なペアをテーブルで捜すだけだからである。

【0017】1.2.2.4 部分的相互接続の機能 部分的なクロスバー相互接続は、完全クロスバーが処理 できるのと同数の回路網を処理することはできない。ソ ースロジックチップにおいて、他の回路網に対して一つ だけ用いられていないI/Oピンが、行先ロジックチッ プに至るパスが同様にすべて使用されているクロスバー チップとつながっている場合、部分的クロスバー相互接 続は回路網を相互接続することができない。 行先ロジッ クチップは利用可能なピンを有しているが、このような 場合、I/Oピンはソースピンがすべて使用されている 他のクロスバーにつながっており、これらのクロスバー から最初へ戻る途はない。部分的なクロスバー相互接続 の容量はそのアーキテクチャーに依存している。一つの 極端な例では、一つのロジックチップピンサブセットだ けが存在し、一つのクロスバーがすべてのピンに作用す る。このような装置は、最大の相互接続能力を有する が、非現実的な完全クロスバー接続である。他の極端な 例では、サブセットサイズは、ロジックチップのピンと 同数のクロスバーチップを有するものである。これは、 すべての部分的クロスバーを相互接続する能力は最小で あるが、依然として充分な能力を有している。極端な例 の間では、各クロスバーチップが、2、3又はそれ以上 の各口ジックチップのピンに作用するアーキテクチャー となっている。クロスバーチップ数が減少し、クロスバ ーチップ毎のピン数が増加するにつれて、より多くの相 互接続能力が利用可能となる。この変更は、以前より注 目されていることではあるが、種々のクロスバーチップ が作用するために、相互接続することのできない未使用 ロジックチップが存在するということによるものであ る。クロスパーチップの数がより少なくなるとともに、

幅が広くなるにつれて、このような変更は、一般的には 生じなくなる。完全クロスバーは、すべてのピンを定義 されたいかなるパターンにも相互接続することができ る。他の簡単な一例として、各々3個のピンを有する、 参照番号1、2及び3を付した3個のロジックチップが 存在し、且つ、4個の回路網A、B、C及びDが存在す るものと仮定する。回路網Aはロジックチップ1及び2 を接続し、回路網Bはロジックチップ1及び3を接続 し、回路網Cはロジックチップ2及び3を接続し、回路 網Dはロジックチップ1及び2を接続する。 図8a及び 8bにおいて、各ロジックチップのピンをセルの行とし て示しており、各クロスバーチップはクロスバーチップ が作用するピン数と同数の列をカバーしている。第1の ケース (図8 a) では、各々1つのピンの幅を有する参 照番号1、2及び3で示される3つのクロスバーチップ を使用する。 各クロスバーチップは、 ただ1つの回路網 を接続できるにすぎない。すなわち、クロスバーチップ 1は、回路網Aを相互接続するようプログラムされてお り、クロスバーチップ2は回路網Bを接続し、クロスバ ーチッ3は回路網Cを接続する。未使用ロジックチップ ピンを利用することもできるが、回路網Dは未接続のま まである。 第2のケース (図8b) では、3個のピン幅 を有する完全クロスバーを、クロスバーチップ1、2及 び3の代わりに用いて回路網Dを接続することができ る。種々の部分的クロスバー相互接続アーキテクチャに よって相互接続することのできる入力設計回路網の数に 基づき、アナリシス及びコンピュータモデル化を行う。 結果的には、ナロウな部分的クロスバーは、ワイドなも の又は完全クロスバーと、ほぼ同じ程度に効果的であ る。例えば、好適実現例(14個の128ピンロジック チップ、32個の56ピンクロスバーチップ) のロジッ クボードに用いられている相互接続は、完全クロスバー の有する相互接続容量の98%を示している。 モデリン グにおいて想定されているように、実際の入力設計部 が、利用可能なマルチロジックチップ回路網及びロジッ クチップピンの数を最大限に必要とすることは極めて稀 である。実際の設計部は、ほば常に最大限よりも少ない 回路網を有しており、上述のモデルの部分的クロスバー によって接続される回路網の平均個数よりも少ない回路 網、通常かなり少ない回路網を有している。このこと は、ロジック容量を保持するのに絶対的に必要であるよ り多くの、小さな比率のロジックチップピン及びクロス バーチップを用いることで保障され、このようにしてナ ロウな部分的クロスバーによって、実際の設計部がほと んど常に相互接続可能であることを保障している。ナロ ウなクロスバーチップは、ワイドなクロスバーチップよ りかなり小さく、それ故、ピン単位では高価なものでは

【0018】1.2.3 相互接続トライステート回路網部分的クロスバー相互接続のようなアクティブ相互接続

と実際のワイヤのようなパッシブ相互接続との重要な相違は、アクティブ相互接続が無方向性であるということである。実際、各々の相互接続は、チップ境界において金属及びトレースによって結合する一連のドライバ及びレシーバを具えている。通常の回路網は一つのドライバを有し、アクティブ相互接続で固定されたドライバ及びレシーバを用いて作成される。実際に設計する回路網の機つかはトライステートであり、図9に示すような機つかのトライステートドライバを有している。任意の所定時間において、最大で1個のドライバが活動状態であり、その他のドライバは回路網に対して高インピーダンスの状態にある。(伝播運延を無視すると)すべてのレシーバは常に同一のロジックレベルにある。

【0019】1.2.3.1 トライステート回路網を積の和に置き換える

全回路網を同一のロジックチップへと区分化する場合、 回路網を、積の2ステート加算、すなわち、図10にて 示すような、等価なマルチプレクサで置き換えることが できる。アクティブイネーブルが存在しない場合、この 回路網は低ロジックレベルを出力する。 時々、トライス テート回路網は、受動的に高ロジックレベルにされる。 必要ならば、各ANDゲートへのデータ入力を反転する とともに、最終加算ゲート出力を反転することで、イネ ーブルできない場合、積の和は高ロジックレベルを出力 する。1以上のイネーブルがアクティブの場合、結果は すべての入力信号の加算(OR)となる。 このことは容 認される。その理由は、異なるデータで1以上がイネー ブルされる場合、実際のトライステートドライバの動き を規定していないからである。図11a及び11bは、 2種類の回路網: すなわち "フローティングハイ (floa ting high) "及び"フローティングロー(floating low) " を示している。リアライザシステムの設計変換 システムの基本要素変換部分は、和又は積の置き換えを 行う。その理由は、好適実現例のロジックチップ及びク ロスバーチップとして用いられるXilinx LCAが、す べての回路網におけるトライステート駆動を一様に維持 していないからである。トライステートドライバは、L CAの境界におけるすべてのI/Oピンを利用すること ができる。XC3000シリーズLCAの内部で利用できるト ライステートドライバの数は制限されており、チップ間 を結んでいる内部相互接続の数が小さいことから、各ド ライバはCLBの一つの行にだけ作用する。トライステ ート回路網をこれらの相互接続に作成することによっ て、分割化に他の制約が加わり、LCAにおけるCLB の配置の自由度を制約することとなる。同時に、回路網 毎に少数のドライバとトライステート接続することは、 ある種のゲートアレイライブラリセルにおいては一般的 なことである。結果的に、このように複雑となることを 避けられる場合には、積の和の置き換えを行う。設計部 を多重ロジックチップに分割化することにより、トライ ステート回路網を2以上のロジックチップに亘って分割 する場合、積の和を局所的に用いて、ロジックチップと 回路網との各々の接続をロジックチップ境界における単 一のドライバ及び/又はレシーバに引き下げる。図12 は、2つのドライバ及び2つのレシーバを一緒に示して いる。2つのドライバは局所的な積の和によって構成さ れ、このようにして、単一のドライバ接続のみを要件と して積の総和を与える。同様にして、単一のレシーバ接 続を、2つのレシーバに亘って構成する。このようにし て、アクティブ相互接続がなされる。トライステート回 路網におけるいかなる所定の点においても、駆動"方 向"はどのドライバを活動状態とするかに依存してい る。このことは、パッシブ相互接続と何ら差異はない が、アクティブ相互接続では、能動的に正しい方向に駆 動及び受信が行われるように、アクティブ相互接続を構 成しなければならない。構成によっては、このことを部 分的クロスバー相互接続によって達成することができ **る**。

【0020】1.2.3.2 ロジック加算構成 3つの構成は、回路網を積の和に引き下げることに基づ いている。ロジック加算構成は、図13に示されている ように、加算ORゲートを、関連するロジックチップ中 に配置する。積を発生させるANDゲートを駆動ロジッ クチップで構成する。この駆動チップの各々は出力チッ プを必要としている。 各受信ロジックチップは入力ピン を必要とし、特別な場合、加算ロジックチップは各ドラ イバ用の入力ピンと出力ピンとを必要とする。これらの 接続はすべて無方向性であり、各チップの境界に亘って OBUF/IBUF対を具えている。ドライバのピンが 高価であるので、駆動ロジックチップを加算チップとし て選択する必要がある。簡単のため、図中には関連する LCA基本要素をすべて示してはいない。 駆動入力ピン から受信出力ピンに至る実際のパスは、ドライバのCL B及びOBUFと、クロスバーのIBUF/OBUF と、加算チップのIBUF、CLB及びOBUFと、ク ロスバーの他の I BUF/OBUFと、レシーバの I B UFとを具えている。クロスバーIBUF遅延をIxと し、ロジックCLB遅延をC1等とした場合、全データ 通路遅延は、C1+O1+Ix+Ox+I1+C1+O 1+ I x + O x + I 1 である。特別な場合、すなわちロ ジックチップをXC3090-70とし、 クロスバーを XC2018-70とした場合、遅延の総計の最大は、 82 n sに内部LCA相互接続遅延を加えたものに等し い。同じ遅延がイネーブルにも当てはまる。 n ビットバ スを相互接続する場合、バスの各ピットに対してすべて のイネーブルは同様のものである。この特別な構成にお いて、駆動チップ中に積のゲートを設け、イネーブルを 内部に設け、バスに必要なピンを1ピットの場合のピン 数のちょうどn倍とする。

【0021】1.2.3.3 クロスバー加算構成

クロスバー加算構成において、加算ORゲートをクロス バーチップに配置する。 この場合、 図14に示されてい るようなロジックを利用することのできるLCAのよう なERCGAを用いて、いくつかの例のクロスバーチッ プを具体化している。各ロジックチップは、ドライバと しての1ピン及び/又はレシーバとして1ピンを必要と している。 クロスバーチップは、 加算ゲートのための1 以上のロジック素子を有している必要がある。クロスバ 一加算とは、ロジックチップ中のロジックをすべて用 い、クロスバーチップ中のロジックを全く用いず実行す るということではない。重要な相違点は、クロスバーチ ップに配置されたロジックが、実現される設計ロジック の一部ではないということである。ロジックは、単に、 トライステート回路網の相互接続機能を達成する役割を 果たすに過ぎない。この構成では、2以上の駆動ロジッ クチップを設けた場合、従来よりも使用するピンの数が 少ない。nビットバスはピンのn倍も作用する。全遅延 は、C1+O1+Ix+Cx+Ox+I1、すなわち、 最大51 n s にまで引き下げられる。 イネーブルも同じ 遅延を有する。

【0022】1.2.3.4 双方向性クロスバー加算構成

図15にて示されているように、 クロスバーチップの加 算ゲートを、双方向性クロスバー構成における双方向性 接続を介して連絡している。ORゲートへのパスをイネ ーブルできるANDゲートを、クロスバーチップ中に設 け、フィードバックラッチアップパスをブロック化す る。ロジックチップは、レシーバのみの場合には1つの ピンを必要とし、ドライバ又は、レシーバ及びドライバ 双方の場合には2つのピンを必要とする。 この2つのピ ンの一方は信号自体のためのものであり、もう一方はイ ネーブル出力のためのものであり、これはクロスバーチ ップに用いられる。1 ビット以上の信号イネーブルを用 い、マルチビットバスによって、相互接続を減少させる ことができる。同一のクロスバーチップを介して、1ビ ット以上のバスを相互接続する場合、1 セットのイネー ブル信号をチップに供給する必要がある。好適なLCA 例においては、全データ通路遅延を、O1+Ix+Cx +0x+11、すなわち、42nsとしている。積の和 が、2以上のCLBを用いる場合、付加的なCx(10 ns)を加えることができる。イネーブル遅延は出力遅 延O1ではなくて、OBUFZのイネーブル遅延E1に 依存している。

【0023】1.2.3.5 双方向性クロスバートライ ステート構成

これまで説明したすべての構成を同一のハードウエアで 使用することができることに注意しなければならない。 基本要素の配置及び相互接続のみが変化する。最終的 に、クロスバーチップが内部トライステートを維持する 場合、図16にて示すように、双方向性クロスバートラ イステート構成によって、クロスバーチップ内部の実際 のトライステート回路網が二重になる。各ロジックチッ プの実際のトライステートドライバは、クロスバーチッ プのバスにそのまま伝えられる。このことは、イネーブ ル信号の相互接続によって達成されるはずである。ドラ イバがイネーブルされていない場合、クロスバーチップ のバスを駆動させる。LCAをクロスバーチップとして 用いる場合、上記内部トライステート相互接続を用い る。特に、ロジックチップの境界にIBUF/OBUF Z対、クロスバーチップ境界に各ロジックチップの他の IBUF/OBUFZ対、各ロジックチップにTBUF を設け、内部トライステートラインを駆動する。各イネ ーブルはOBUF及びIBUFを通過する。イネーブル されたデータパス遅延の総計は、O1+Ix+Tx+O CAクロスバー)であり、イネーブル遅延の総計は、O る。以前のように、2ビット以上のバスを、同一のクロ スパーチップを介して相互接続する場合、1セットのイ

ネーブル信号のみを、チップに供給する必要がある。こ の構成では、クロスバーチップをLCA又は内部トライ ステート機能を有するERCGAとする必要があり、こ れら内部相互接続の利用を条件としている。特に、XC20 00シリーズは、内部トライステートを有していないが、 XC3000パーツは有している。XC3030は、80個のI/O ピン、10-0個のCLB及び20個のトライステート駆 動可能内部'ロングライン'を有している。このように して、最大で20個のこのようなトライステート回路網 を、この構成中の一つのクロスバーチップによって相互 接続し得る。これは、相互接続の限界となり得るが、い ろいろな場合のほんの一部にすぎず、I/Oピンの限界 を与えるものである。現在のところ、XC3030はXC2018の 2倍高価である。ハードウエアにトライステート構成を 用いる場合、他の構成は妨げとはならず同様に使用する ことができる.

【0024】1.2.3.6 すべての構成の概要このチャートは、構成を要約したものである。

		クロスパ 一加算		双方向性クロスパー トライステート
<u>ピン/ロジ</u> ックチップ 双方向性	 =駆動+ 受信 	 2 	 1データパス 1共有可能イネー ブル	1データパス 1共有可能イネー ブル
駆動のみ	 第1チップ :0	1	 1データパス 	 1 <i>データパス</i>
受信のみ	その他:2 第1 非加算 :2 その他:1	 1 1	 1共有可能イネー プル 	 1 1共有イネー ブル

____ (LCAクロスパーチップ:+LCA相互接続、70MHz LCAチップスピ ードであると仮定する)

データパス | 82ns | 51 | 42 | 39 イネーブル | 82 . | 51 | 46 | 45

チップ毎のリソース

(dはドライパの数)

(dはドライパの勢 駆動のみ AND中	じ Pに2個 AND中に2個	1 0 1	0
 受信のみ 0	0	1 0	0
 双方向性 AND	 中に2個 AND中に2個	1 0	0
し クロスパし 0	 OR中にd個	 OR中にd個	' ! d個のTBUF !
パー		1 2 ドドの表は	・ 普通及び双方向 [。]

明らかに、ロジック加算構成は有効ではない。クロスバ 一加算は、かなり高速で、少数のピンを使用し、多くの 場合シンプルである。双方向性クロスバー加算は、依然 わずかに高速であり、双方向性バスのピン数を減少させ る可能性を有しているが、かなり複雑であり、クロスバ ーチップに限られたロジックリソースをより必要とす る。トライステート構成によって、同様のピンを必要と し、及び遅延が生じるが、より高価なクロスバーチップ を必要とする。

【0025】1.2.3.7 普通のクロスバー加算構成 と双方向性クロスバー加算構成との比較 最も効果的な構成の特性をテストすることは有益であ

る。以下の表は、普通及び双方向性のクロスバー加算構 成を用い、多数の双方向性回路網を相互接続し、且つ、 LCAをクロスバーチップとして用いる場合に生じるク ロスバーCLBの数とクロスバーCLB遅延とを示して いる。72個のI/Oピンを有し、100個のCLBを 用いることのできる、XC2018-70クロスバーチップを用 いるものと仮定する。各々のCLBは4個までの入力端 子及び2個までの出力端子をサポートする。各口ジック チップがイネーブルを共有せず、回路網と双方向性の接 続を有し、各テストにおいて、クロスバーチップの72 個のI/Oピンすべてを用いるものと仮定する。

	13	クロスパー		双方向性クロスパー		
	1	加算	•	l	加美	<u> </u>
18個の双方向性回路網サービング	1	9	CLBs	1	8	CLB 8
2個のロジックチップの各々	1	1	Сж	1	1	Сж
12個の双方向性回路網サービング	1	L 2	CLBs	2	2 4	CLBs
3個のロジックチップの各々	1	1	Сx	1	2	Сж
9個の双方向性回路網サービング	1	9	CLBs	2	2 7	CLBs
4個のロジックチップの各々	1	1	Сж	ı	2	Сж
6個の双方向性回路網サービング	1	1 2	CLBs	1 2	2 4	CLBs
6個のロジックチップの各々	l	2	Сx	l	2	Сж
3個の双方向性回路網サービング	1	2	CLBs	1 3	0	CLBs
12個のロジックチップの各々	ı	2	C x	3	B C	x

双方向クロスバー加算構成はCLBを2.5倍まで使用し、クロスバーチップがルートしない可能性、すなわち内部相互接続遅延が大きくなる可能性が増大する。しかし、依然として100個のCLBが使用可能となるまでには程違い。代わりに、無方向性構成では、ロジックチップを特別なゲートを操作するのに好適な位置に設けるが、ロジックチップにかなり多くのゲートを設けている。双方向性構成では、特別なCx遅延がしばしば生じそのスピードの利点を相殺してしまう。リアライザシステムの好適例では、トライステート回路網のためのクロスバー加算構成を用いている。

【0026】1.2.4 システムレベル相互接続 クロスバーチップによって相互接続された1セットのロ ジックチップのパッケージ化は、単一の回路ボードにお いて行うのが一般的である。システムが大規模すぎて単 一のボードに適合しない場合には、システムレベル相互 接続を用いて、ボードを同じように相互接続しなければ ならない。極めて広域のパス配線のために、2以上の回 路ボードに亘る単一の部分的クロスバー相互接続及びロ ジックチップを拡張することは非実用的である。例え ば、32個の128ピンロジックチップと64ピンのク ロスパーチップとの複合体を、2つのボードに、それぞ れ16個のロジックチップと32個のクロスバーとに分 割するものと仮定する。複合体を、ロジックチップとク ロスバーチップとの間で切断する場合、背面接続の対を 介して、ロジックチップとクロスバーチップとの間に総 計で4096個の相互接続を行う必要がある。これとは 別の方法で、'中間'で、すなわち、16個のロジック チップ及び32個のクロスバーチップで各ボード毎に切 断する場合、ボード1のロジックチップをボード2のク ロスバーに接続するパス(16個のロジック×64個の ピン=1024)及びその逆のパス(もう一つの102 4、合計で2048)の全てをクロスさせなければなら ない。このような単一の相互接続では発展の可能性がな いといった他の制約もある。定義によれば、各クロスバ ーチップは全てのロジックチップと接続している。特定 数のロジックチップで構成する場合、それ以上を加える ことができない。その代わりに、回路基板上に一緒にパ ッケージ化することのできるロジックチップとクロスバーチップとの最大規模の複合体をロジックボードと称し、モジュールとして用い、これらの多数をシステムレベル相互接続によって接続する。2以上のボードに及ぶ相互接続回路網を提供するために、各ロジックボードのクロスバーチップの各々の付加的なI/Oピンに対して、ボードから離れた付加的な接続を行い、ロジックボードI/Oピンを確立する(図17)。ロジックボードI/Oピンに接続するのに用いられるクロスバーチップI/Oピンは、ボードのロジックチップI/Oピンと接続しているものとは別のものである。

【0027】1.2.4.1 部分的クロスバーシステム レベル相互接続

ロジックボードを相互接続するための一つの手段では、 部分的なクロスバー相互接続を再び適用し、各ボードを ロジックチップの如く取り扱うとともに、付加的なクロ スパーチップのセットを用いてボードのI/Oピンを相 互接続する。この部分的なクロスバーは、ボックス中の すべてのボードを相互接続する。第3番目の相互接続 を、ラック中のすべてのボックス等を相互接続すること に再び適用する。終始同一の相互接続方法を適用するこ とによって、概念の簡易化及びボードレベル相互接続と の一体化といった利点が得られる。リアライザシステム 中のクロスバーチップを区別するために、ロジックチッ プを相互接続している部分的クロスバー相互接続をXレ ベル相互接続と称し、そのクロスバーチップをXチップ と称する。ロジックボードを相互接続している相互接続 をYレベル相互接続と称し、そのクロスバーチップをY チップと称する。Xレベル相互接続では、各ロジックボ ードの分割と同様の分割を用いて、各口ジックボードの I/Oピンを適切なサブセットに分割する。各Yチップ のピンを、すべてのロジックボードの各々からのピンの 同一のサブセットに接続する。サブセットと同数のYチ ップを使用する。各Yチップは、サブセットのピン数と ロジックボードのピン数とをかけ算した結果と同数のピ ンを有している。同様にして、各Yチップの付加的なI /Oピンにボックスから離れた付加的な接続を行い、ボ ックスI/Oピンを構成する。この各々を、各ボックス

における分割と同様の分割方法を用いて適切なサブセッ トに分割する(図18)。各2チップのピンを、各ボッ クスからのピンの同一のサブセットに接続する。サブセ ットと同数の2チップを用いる。各2チップは、サブセ ットのピン数とボックスの数とのかけ算した結果と同数 のピンを有している。部分的なクロスバー相互接続の付 加的なレベルを構成する方法を、必要である限り継続す る。入力設計部を区分化する場合、ロジックチップのI /Oピンの数が限定されているように、ボード上及びボ ードから離れて配線されている回路網がボードのI/O ピンを介しており、ボードの I/Oピンの数の限定には 一定の制約があることがわかる。多重ボックスリアライ ザシステムにおいて、ボックス I / Oピンの数が限定さ れていること等がわかる。設計メモリのような特別の機 能が付随する場合を除き、チップ、ボード又はカートリ ッチに関する配置を最適にするための相互接続シンメト リー手段は必ずしも必要ではない。双方向性回路網及び バスを、クロスバー加算方法のようなトライステートセ クションにおいて説明した方法のうちの一つを用いて具 体化する。この方法は、回路網がつながっている相互接 **続階層の各レベルに亘って適用される。好適な具体例は** 次のとおりである。

・全ハードウエアシステムに冝る三つのレベルにおい て、部分的クロスバー相互接続を階層的に用いる。

・ロジックボードが、各々128個の相互接続されたI/Oピンを有する、最大14個のロジックチップと32個のXチップから成るXレベル部分的クロスバーとを具えている。各Xチップは、各々14個(全56個)のLチップへつながっている4個のパスと2個のYチップの各々へつながっている8個のパスとを具え、全体として、ボード毎に512個のロジックボードI/Oピンを具えている。

・1個のボックスが、各々512個の相互接続された I / Oピンを有する 1~8個のボードと64個のYチップ から成るYレベル部分的クロスバーとを具えている。各 Yチップは、ロジックボード I / Oピンを介して各ボードのXチップにつながっている8個のバスと1個のZチップにつながっている8個のパスとを具えており、合計でボックス当り512個のボックス I / Oピンを具えている。

・ラッチは、各々512個の相互接続 I/Oピンを有する。1~8個のボックスと64個のZチップから成るZレベルクロスバーとを具えている。各Zチップは、ボックス I/Oピンを介して、各ボックス中のYチップにつながっている8個のバスを具えている。

【0028】1.2.4.2 双方向性バスシステムレベル相互接続

コンピュータハードウエアの実行には、双方向性バスの 背面を用いての、ロジックボードのシステムレベル相互 接続に関する他の方法が必要となる。以前と同様、各ロ ジックボードにI/Oピンを設け、各ボードのI/Oピ ンを、バスワイヤによって、他のすべてのボードの同じ I/Oピンに接続する(図19)。いくつかのロジック ボードI/Oピンは無駄である。すなわち、設計回路網 に対して相互接続不能である。その理由は、一つの設計 回路網を相互接続するためのバスワイヤを使用すること によって、バスを共有している他のすべてのボードのバ スワイヤに接続されたピンを使用できなくしてしまうか らである。相互接続することのできる設計回路網の最大 数は、バスワイヤの数、すなわち、ボード毎の I / Oピ ンの数と等しい。特別の場合として、8個のボードにお いて、一つの共通相互接続バスを、各ボードの512個 の I / Oピンを接続している 512個のバスワイヤが共 有している(図20)。2番目、3番目、4番目、5番 目、6番目、7番目及び8番目ボードの回路網が異なる 配線であると仮定すると、解析により、各ボードと接続 している回路網の平均数は各々の場合512であり、す べての回路網において、ボード及びバスは1166個の ピン幅まで許容されるはずであることがわかる。このこ とは、単一の背面のボード数を小さくし続けることによ って部分的に軽減される。しかし一組の双方向性バスと 相互接続されたボードの最大数は制限されている。大規 模システムをより効果的に構成するためには、バスのグ ループを階層的に相互接続する。図21に示されている 第1の例では、各々4個のボードを接続している2組の バスX0及びX1を有している。Xレベルのバスを、他 のバスYで相互接続する。Xバス中の各々のワイヤを、 再構成可能な双方向性トランシーバによってYの片方に 接続する。双方向性トランシーバの構成によって、X及 びYのワイヤが絶縁されているかどうか、XがYを駆動 又はYがXを駆動するかどうかが決定される。回路網 が、左側のボードの組又は右側のボードの組のみを接続 する場合、Xレベルバスの一方又は他方のみを用いる。 両側にボードを具えている場合、XO及びX1のワイヤ を各々使用し、これらのワイヤをトランシーバを介して Yのワイヤで相互接続する。各ボードは、Xレベルバス の一方の幅と同数の I / Oピンを有している必要があ る。Yを介しての相互接続が双方向性、すなわち、XO 又はX1のいずれか一方によって駆動される場合、追加 的な信号がXO及びX1から流れ、トランシーバの方向 性を動的に制御する。この相互接続を分析しポード間の 回路網を相互接続する機能を示す。この際、上記と同じ 回路網ピン数及び I / Oピン数であると仮定する。シン グルレベル方法では、全回路網の総計と同じ幅を必要と するが、これを2つに分割し、必要とされる最大幅を1 0%~15%に減少させている。階層は、最大でも、バ ス当りただ2つのボード又は2つのグループのボードを 有するのみである(図22)。双方向性バス相互接続は 簡素であり、組立てが容易であるが高価である。その理 由は、かなり多くのロジックボードI/Oピンを他のボ ードの回路網に接続することによって無駄にしているからである。このことを避けるために、階層化及び短絡背面を導入しても、効果が極めて小さいことが証明されている。更に、双方向性トランシーバを導入することによって、シングルレベル背面バス相互接続が部分的クロスバーよりも優位にあるスピード及びコストの面での利点を除去してしまう。結果的に、好適例のシステムレベル相互接続に部分的クロスバーを用いる。

【0029】<u>1.3 特定目的の構成素子</u>

特定目的の構成素子とは、入力設計を実現し、好適例のロジックボードのLチップの位置に取り付けるハードウエア構成素子であるが、ロジックチップを構成する組合せロジックゲート又はフリップフロップではない。

【0030】1.3.1 設計部メモリ

多くの入力設計部はメモリを具えている。ロジックチップがメモリを具えているならば理想的である。電流ロジックチップデバイスはメモリを具えていない。メモリを具えるとするとメガバイト規模のメインメモリを依然として必要とし、これは、ロジックチップには決して望めないことである。従って、設計メモリデバイスを、リアライザシステム中に設けることとする。

【0031】1.3.1.1 設計部のメモリアーキテクチャ

設計部メモリモジュールのアーキテクチャを以下の要件 に基づき構成する。:

- a)設計部のメモリモジュールは、設計部の一部である ため、他の構成要素と自由に相互接続できるようにする 必要がある。
- b) ロジックチップと同様に効果的な相互接続を行うことができるように、データ、アドレス及び制御入出力の割り当てに自由度を設け、パスの相互接続を行う必要がある。
- c)種々の容量及びビット幅を有する1以上の設計部メ モリを実現できる構成の変更を可能にする必要がある。
- d) ホストインタフェースが、設計部とデバッガタイプ の対話ができるように、アクセス可能である必要があ る。
- e)メモリモジュールはダイナミックではなくスタティックである必要がある。これによって、設計部を意のままに、ストップ、スタート又は任意のクロックスピードでランさせることができる。

これらの要件を満足するメモリモジュールの一般的アーキテクチャーを図23に示す。設計部との相互接続可能性及びリアライザシステムの物理的構成に関する柔軟性を維持するために、置き換えたロジックチップと同一の相互接続及び他のピンに接続されたレチップソケットにプラグで接続するように、メモリモジュールを設計する。必要なだけのモジュールを取り付ける。RAMチップを相互接続に直接接続しない。その理由は、主にチップのデータ、アドレス及び制御機能を特定のピンに定め

ているからである。部分的クロスバー相互接続の成功 が、自由にI/Oピンとの内部相互接続を割り当てるこ とのできるロジックチップの機能に依存しているため に、ロジックチップの場所に配置されたノンロジックチ ップデバイスは、同様の機能を有している必要がある。 このことを達成するとともに、メモリモジュールに他の ロジック機能を提供するために、ロジックチップをメモ リモジュール中に取り付け、RAMチップをクロスバー のXチップと相互接続する。特定のRAMピンを、任意 に選択されたXチップピンと相互接続し、メモリモジュ ールを構成する。この際、メモリモジュールを使用する 場所に、ロジックチップが使用するのと同一のL-Xパ スを使用する。1個よりも多くのロジックチップをモジ ュール毎に使用する。その理由は、接続すべきRAMピ ン及びL-Xパスの数が多いからである。メモリモジュ ールのロジックチップによって、メモリモジュールに構 成可能性及びホストアクセス可能性を提供する。ロジッ クチップを介して、種々の容量、ビット幅及び入力/出 力構造を有するRAMチップを接続するように、アドレ ス、データ及び制御パスを構成する。メモリモジュール を、1個の大規模メモリ又は幾つかの小規模メモリで構 成することができる。これらのロジックチップの各々を ホストインタフェースバスに接続するとともに、バスイ ンタフェースロジックをロジックチップ中に構成するこ とによって、ホストプロセッサが、RAMをランダムに アクセスすることができる機能を実現する。これによっ て、デバッガのようなコンピュータプログラムを用い て、メモリ内容を検査及び修正する。これらのロジック 構造の具体例を、以下に示す。実現する設計部のタイミ ングに関する要件を満足する、入手可能で高密度且つ安 価なスタティックメモリを、設計部メモリとして選択す る。好適例では、このようなデバイスを富士通MB84256 のような8ビット32KのCMDSSRAMとしている。これに よれば、スピードを50nsに落とすことができる。か なり高速のデバイスを用いればリターンを減少させるこ とができる。その理由は、リアライザシステムのクロス バーチップ相互接続遅延が主な原因となり始めるからで ある。ダイナミックメモリデバイスを用いてはいない。 その理由は、ダイナミックメモリデバイスではこれらを 規則的にリフレッシュしなければならず、リアライザシ ステムに種々の問題が生じる。入力設計部にダイナミッ クメモリが必要な場合は、入力設計部はおそらくリフレ ッシュロジックを具えている。しかしながら、実現され た設計部が100%の設計スピードで動作できないの で、設計部をリフレッシュさせることは成功しない。実 際、デバッギングの際に、設計部の実行を停止させるこ とが望ましい。すなわち、設計部はシステムの一部分で あり、リフレッシュをするためには入力設計部に具わっ ていない他のいくつかの構成要素に依存しなければなら ない。つまり、設計部にスタティックメモリを必要とす る場合、ダイナミック設計メモリのリフレッシュを行う ことは非現実的である。スタティックメモリによればリ フレッシュサイクルを無視できるため、ダイナミックメ モリを設計部内に実現することができる。このようにし て、スタティックデバイスを用いて設計部メモリを具体 化する。

【0032】1.3.1.2 ロジックチップをRAMと クロスバーとの相互接続に使用する

理想的には、単一のロジックチップを用いてRAMとX レベルクロスバーとを相互接続する。この際、すべての L-X相互接続パスと同様に、すべてのRAM信号ピン を接続するのに十分なピンを用いる。実用的なリアライ ザシステムメモリモジュールでは、単一のロジックチッ プが実行困難な程多くのピンを必要としている。例えば 8個の32K、8ビットRAMから成る2つのバンク を、128個のL-Xパスを有するモジュール中に用い るものと仮定する。各々のRAMバンクは、15個のア ドレスピンと、8個の書込みイネーブルピンと、64個 のデータピンとを具えている。2個のバンク及びL-X パスは、302個のピンと、ホストインタフェースバス のためのピンとを必要としている。これは、使用可能な ロジックチップのピン数の2倍である。1より多くのロ ジックチップを用いなければならない。ここで述べたア ーキテクチャでは、多くの小型ロジックチップを用いて おり、これらのチップにはアドレス、コントロール及び データパスに関する特別の機能が与えられる。

【0033】1.3.1.2.1 メモリアドレスロジック チップ

図23において、アドレス及びコントロールロジックチ ップを、"MAO"及び"MA1"で示している。RA Mをバンクに分割する。このバンクを各々のMAチップ で制御する。モジュールによって実現すべき分離設計部 メモリの最大数と同数のMAチップを設ける。その各々 に、クロスバーとつながっているL-Xパスのセット、 すなわち、バンクのアドレス及びコントロールラインに とって必要なだけのパスを設ける。MAO及びMA1は 別のパスの組を使用する。例えば、各々RAMの半分に 接続されている2個のMAチップによって、2個の独立 メモリを実現することができる。1個の大型メモリを実 現する場合、両方のL-Xパスの組を用いて、アドレス 及びコントロール回路網を両MAチップに接続する。各 MAチップはバンク内の全RAMのアドレス入力を制御 する。アドレス入力を、単一のバスで結びつける。各々 のMAチップは、個々で、RAMへの制御入力を制御 し、データをアドレス指定したRAMにのみ書き込むこ とができるようにしている。 つまり、各MAチップをア クセス可能とするために、ホストインタフェースパスに 接続するとともに、このメモリモジュールのすべてのロ ジックチップと共通なコントロールバスに接続してい る。図24は、いかにしてMAチップをXレベルクロス バー及びRAMチップに接続するかを、さらに詳細に示 している。図に示すように、ロジック及びデータパスに 従ってMAチップを構成する。すべてのアドレスがクロ スパーからMAチップに入る。通常、(バスインタフェ ースを非活動状態とした場合)、RAMアドレスピット の数に相当するアドレスピットの部分をパスし、MAチ ップによって制御されるバンク中のRAMをアドレス指 定する。その他のアドレスビット及び設計部の書き込み イネーブルによって、各々のRAMの書き込みイネーブ ル信号を制御するデコーダロジックを駆動する。この設 計部メモリに必要とされる構成に応じて、ロジックを構 成する。例えば、設計部メモリが1個のRAMと同じビ ット幅を有し、設計部が書き込みイネーブルを主張する 場合、アドレスビットに従い、ただ一つのRAM書込み イネーブルが主張される。設計部メモリが1個のチップ の2倍の幅を有する場合、一対のRAM書込みイネーブ ルが主張される。メモリのデータパス幅のサブセットを 各々制御している1より多くの書込みイネーブルを有す る設計部メモリを望む場合、幾つかの設計書込みイネー ブル回路網を用いることができる。各回路網は、MA及 びMDチップ中のデコードロジックの構成を適切なもの とし、上述のラインに沿って作動する。このことは、M AチップへつながっているL-Xパスと、MDチップへ つながっているコントロールパスパスとの使用可能度に 依存している。バスインタフェースロジックによって、 ホストインタフェースパスを介し、ホストはこのRAM をアクセスさせることができる。この組となっているR AMをバスを用いてアドレス指定する場合、バスインタ フェースは、アドレスマルチプレクサ ('mux')を 切り換え、RAMをぞのアドレスにアドレス指定する。 ホストが1個のRAMに書込みを行う場合、バスインタ フェースロジックは、信号をデコーダロジックに送信す る。デコーダロジックは、アドレスビットを使用し、R AMを駆動せずに、適切なRAM書込みイネーブルを主 張する。最終的には、MDチップ中のデータパスを制御 するのに、幾つかの信号を必要とする。MDチップのす べてを、MDチップと同一のL-Xパスに接続してはい ないので、MDチップは、設計部からのアドレス及びコ ントロール信号をアクセスする必要はない。コントロー ルバスをすべてのMA及びMDチップに接続し、これら の信号及びバスインタフェースコントロール信号をMD チップへ送信できるようにしている。

【0034】1.3.1.2.2 メモリデータパスロジックチップ

MDチップは、ビットスライス構成に従ってデータパスを操作する。クロスバーと交差してビットスライスを行うことによって、リアライザシステム中のマルチビットバスデータパスを相互接続する。チップ毎に1又は2ビットを用いて、バスはXチップと交差して広がっている。MDチップをビットスライスし、これらのバスとの

ーブルする場合、ロジックは、RAMの加算ゲートへの

接続を容易にしている。各MDチップをすべてのバンク 中の各RAM中の同一のビットに接続するとともに、X チップのサブセットに接続する。同一のRAMピットの すべてをMDチップ中で結びつけ、種々のビット幅及び サイズ設計部メモリの構成に柔軟性を持たせることがで きる。MDチップ中にロジック及びデータパスを適切に 構成することによって、RAM幅の種々の倍数で、設計 部メモリを構成する。'n'個のMDチップ及び'M' 個のXチップを設ける場合、各MDチップをM/nの種 々のXチップを用いて接続する。各データビットは、2 個のL-Xパス、すなわち、クロスバー加算相互接続構 成のために、分離I/O構成のためのDI及びDOパス 又は共通 I / O双方向性構成のための加算入力及び加算 結果のいずれか一方である。このようにして、各MDチ ップは少なくとも2*M/n個のL-Xパスを有してい る。これらに加えて、付加的なパスを設けることができ る。これら付加的なパスを、MAのL-Xパスに重ねる ことができる。MDチップ、RAM及びRAMビット幅 の数を選択し、これらの制約及び容量制約を適合させ、 MDチップに用いられるロジックチップ中のピンの数を 有効に用い、これを偶数となるようにしている。工業規 格スタティックRAMチップは、双方向性データピン (DQと称する)を有する共通 I/O構造を有してお り、データイン及びデータアウトに用いられる。これ は、アドレス入力ピン(ADDR)及び書込みイネーブ ルピン(WE)を有している。この実現例において、出 カイネーブルピン及びチップ選択ピンは永続的にイネー ブルされており、出力ピンは書込みイネーブルで制御す る。必要な場合にはRAMの読出しを行い、アドレスデ ータをDQピンで駆動する。書込みイネーブルを主張す る場合、データインをDQピンで受信する。この主張の 終了時に、データをアドレスロケーションに書込む。規 格デバイスは、書込みイネーブルの終了時にセットアッ プ中のデータのみを必要とし、また、ゼロ保持時間を必 要とし、これによってデータパスの書込みイネーブル制 御を可能としている。設計部メモリが共通 I / Oを必要 とする場合、設計部はトライステート回路網となる。こ れは、クロスバー加算構成を用いて実現される。すなわ ち、駆動ピンはそのイネーブルによって、別々にゲート され、受信ピンを駆動する加算ORゲートに集められ る。RAMDQデータピンを、図25に示されているよ うなMDチップ中に構成されるロジック及びデータパス によってインタフェースさせる。(一つのビットすなわ ちビット'n'を図示する。他も同様である。) レチッ プがトライステートドライバを有している場合に、Xチ ップ中の加算ゲートを駆動するイネーブルゲートを有し ているように、Xチップ中の加算ゲートを駆動するイネ ーブルゲートを用いて各MDチップを構成する(MD 'n'を図示する)。設計部メモリ入力回路網によっ て、出力端子をイネーブルするとともに書込みをディゼ

出力をゲートするとともに、受信ドライバをディゼーブ ルする。もし、そうでなければ、回路の値は加算ゲート からRAMへと伝達され、書込みイネーブルが主張され ると書込みが可能となる。上述したように、設計部書込 みイネーブル及び出力イネーブル信号がMAチップから (コントロールバスを介して) 生じることに注意しなけ ればならない。バスインタフェースロジックは図示して いない。設計部メモリが分離I/Oを必要とする場合、 これは、図26に示されているように、SRAMの共通 I/Oから抽出される。出力イネーブルが主張される場 合、データアウトは、常にSRAMのデータピンステー トを反映している。書込みイネーブルが主張される場 合、データインはSRAMのDQピンに伝達される。上 記の図面では、設計部データビットに接続された1個の RAMのみを図示している。時には、数個のRAMを設 けており、この場合、設計部メモリ中のロケーションの 数は、単一のRAMチップの大きさの倍数となってい る。このような場合、図27に示しているように、MD チップを構成する。幾つかのRAM各々のDQピンをこ のMDチップに接続する。ローアドレスビットと設計部 及びバスインタフェース制御信号とが、コントロールバ スを介して、MAチップからMDチップへと伝達され る。読出しの場合、アドレスのロービットは、マルチプ レクサを介してRAMDQ出力のいずれか一つを選択す る。選択された出力は設計部出力イネーブルによってゲ ートされ、前述の例と同様に設計部メモリデータアウト を構成する。設計部がその出力イネーブルを主張する場 合、ドライバをイネーブルすることによって、データイ ンはRAMDQ入力の内のいずれか一つに伝達される。 ローアドレスビット及び設計部書込みイネーブル信号に よって駆動されるデコードロジックによって、駆動すべ き適切なドライバを選択する。RAMチップの書込みイ ネーブルをMAチップによって駆動することを中止す る。図27は、分離 I/O構成を示している。共通 I/ ○構成は、クロスバー加算ゲートによって駆動されるデ ータインと、設計部出力イネーブル及び書込みイネーブ ルによってゲートされるデータアウトとに類似してお り、図25に示すように加算ゲート入力を駆動する。ホ ストインタフェースが、ホストインタフェースバスを介 してこのメモリをアクセスする場合、MAチップによっ て構成されるロジックは、バスをアクセスするための制 御信号を出力する。この信号は、コントロールバスを介 してMAから伝達される。バスが読出しを行う場合、バ ス読出しイネーブルは、マルチプレクサがアドレス指定 したRAMより選択したデータを、このMDチップに対 応するホストインタフェースバスデータビットに伝達す る。バスが書込みを行う場合、バスデータビットからの データを他のマルチプレクサを用いてドライバにスイッ チする。このデータは、通常の書込みと同じプロセスに

よって選択されたRAMのDQピンへ伝達される。この 説明は、単一の設計部メモリのデータパス幅から単一の データビットを用いて構成した、MDチップ構成を示し ていることに注意しなければならない。設計部メモリ構 成によるものであり、且つモジュール中のMD及びRA Mチップの数を必要とする場合、単にデータパスを適切 に曲げることによって、1より多くのデータビットが各 MDチップ中に現れる。さらに、前記データパス及びコ ントロールラインを曲げることによって、一組の共通M Dチップを用い、1より多くの設計メモリを実現し、幾 つかのメモリを具体化する。メモリモジュールにつなが っているあるL-XパスをMAチップにのみ接続し、且 つあるL-XパスをMDチップにのみ接続しているの で、適切なL-Xパスを用いて設計部メモリに接続され た回路網を相互接続するためだけに設計部変換相互接続 プロセスを組立てる。

【0035】1.3.1.3 設計部メモリのための設計 変機

オリジナル設計ファイル中で利用可能な構成のいずれか 一つに対応する設計部メモリRAM基本要素を用い、入 力設計部中の設計部メモリを特定する。設計部変換方法 は一組の予め定義した部分的ネットリストファイルに基 づくものである。この内の一つはメモリモジュールのロ ジックチップの各々のためのものであり、上で示したよ うに、特別のメモリ構成をするために構成すべきすべて のロジック及びデータパスに関するステートメントを用 いている。予め定義されたファイルは、相互接続を用い て、設計部メモリアドレス、データ及びコントロール接 統を行うのに用いられるモジュールI/OピンのI/O ピン数仕様を除いて、完全なものである。この方法は以 下のとおりである。: 設計変換のセクションにて述べる ように、以下に示すような設計部メモリに対して特別な 例外があるものの、一般的な方法を設計変換に用いる: ・設計部リーダは、特定のベクトルメモリに対するメモ リ基本要素を、設計データ構造に読出す。どの構成を用 いるかを特定するためのデータを、メモリのデータ構造 レコード中に記録する。

・変換ステージが、構成を利用可能であり、且つ、ピン が構成と正しく対応していることをチェックする。

・ユーザは、どのボード上のどのレチップ位置にメモリモジュールが搭載されているかをパーティショナ(part itioner)に告げる。このデータに基づき、パーティショナは、一般的分割化アルゴリズムに従って、記憶のためのメモリモジュールを選択する。択一的に、ユーザは、このデータをオリジナル設計ファイル中の基本要素と関連づけることによって、メモリを特定のモジュールに割り当てることができる。設計部リーダは、メモリの基本要素レコード中に、オリジナル設計ファイルを具えている。

・次に、インタコネクタは、メモリに接続された回路網

及びピンを、特定のL-X相互接続パスに割当てる。アドレス及びコントロール回路網をMAチップに接続している特定のパスにのみ割当て、且つ、データ回路網をMDチップと接続しているパスにのみ割当てることができるという制約を条件として、インタコネクタはパスの割当てを行う。各クロスバーチップセットの回路網相互接続能力を決定する場合、これらのセットを拒否する場合、及び必要とされるMA又はMDチップを接続していないパスを得られない、又は使用することができない場合、相互接続を行う際に、これらの制約を適用する。

・リアライザシステム中の各ロジックチップに関するネットリストファイルに書込みを行う場合、各々の設計部 メモリ回路網接続は:

- 1) MA又はMDのいずれかを相互接続手続によって、 基本要素が選択するパスに接続するかを決定すること
- 2) 通常のロジックチップ I / Oピン数を得る場合に説明したのと同様の手続を用い、パス数とMA/MDチップ数とからロジックチップ I / Oピン数を得ること
- 3) これまで他の回路網に割当てられていないこのMA /MDチップの回路網にからの、予め定義されたアドレ ス、データ又は制御接続を選択すること
- 4)ステートメントを、このロジックチップのネットリストファイルに加え、このロジックチップI/Oピン数を、予め定義した設計部メモリ接続に接続するのに用いることを明示することによって、ネットリストされる。
- ・ネットリストファイルを、ネットリスト変換ツールを 用いて、構成ビットパターンに処理するとともに、Lチップ及びXチップのネットリストファイルとしてのロジックチップにロードする。

【0036】1.3.1.4 具体的なメモリモジュール 設計

図28は、好適例において用いられる、メモリモジュー ルの設計部を示す図である。これを、図23に示した上 述の説明に基づく構成に従って、アーキテクトすること に注意しなければならない。XC3090 LCAロジックチ ップに代わるしチップソケットに、プラグを差し込み接 続するように構成する。このようにして128個のL-Xパス、すなわち、各々32個のXチップにつながって いる4個のパスを設ける。共通I/Oを有する32K、 8ビットスタティックRAMチップを、8個のRAMの 各々の2個のバンク中に用いる。各バンクは、それ自体 のMAチップ、XC2018 LCAを有している。各MAチ ップは、8個のアドレスパス及び8個の書込みイネーブ ルを用いて、そのRAMを制御する。各MAチップを、 モジュール中のすべてのMA及びMDチップが共有して いる制御バスに接続するとともに、ホストインタフェー スバスに接続する。残りのピンは、クロスバーと接続し ている。各々異なるXチップとつながっている、28個 のL-Xパスを設ける。MAチップOは、一組のパス、 パスOを使用し、MA1はパス1を使用する。これによ

って、2個の独立設計RAMに対する別々のアドレス及 びコントロール回路網が与えられる。完全な32個のL -Xパスよりも少ないパスを接続する。これは、単に、 XC2018のピンの数が制限されているからに他ならない。 設計変換の間、このモジュールにおけるミッシングパス に対応する、相互接続L-Xパステーブルにおけるパス 構成要素が利用できないことに注意しなければならな い。このため、回路網を、パス構成要素を介して相互接 続できない。8個のMDチップには、すべてXC2018 L CAを使用する。32個のXチップを設ける場合、(上 述の方法によれば) 各々のNDチップは32/8=4個 の異なるXチップを接続している。各チップは、設計部 メモリデータビットに用いられる2*M/n=8個のパ スを有している。その内の2個は、各Xチップにつなが っている。各Xチップにつながっている付加的な2個の パスを設け、以下に示すように、モジュールを、128 ビットベクトルメモリとして使用できるようにする。好 適例において実現されるホストインタフェースバスを、 Rバスと称する。Rバスは、すべてのLチップポジショ ンを、付加的なピンを用いて接続する。これについて は、ホストインタフェースのセクションで説明する。5 個の異なる設計部メモリ構成を、このモジュール中で用 いることができる。以下のチャート及び図28において "パスO"は、各Xチップからつながっている一組のL -Xパスを示しており、 "パス1" は他の一組を示して いる。

・8ビット512Kの1個のメモリ: L-XパスO及び1を介した(MAO及びMA1の両方に接続できるように二重にしている)19個のアドレス及び2個のコントロール(WE、OE)、L-Xパス2及び3を介した16個のデータ(DI/DO又はドライバ/レシーバ)。各MDチップは、16個のRAMに接続された1個のデータビットを有している。

<u>・16ビット256Kの1個のメモリ:</u> L-Xパス0及び1を介した18個のアドレス及び2個のコントロール、L-Xパス2及び3を介した32個のデータ。各MDチップは、各々8個のRAMに接続されている2個のデータビットを具えている。

<u>・32ビット128Kの1個のメモリ:</u> L-Xパス0及び1を介した17個のアドレス及び2個のコントロール、L-Xパス2及び3を介した64個のデータ。各MDチップは、各々4個のRAMに接続されている4個のデータビットを有している。

・8ビット256 Kの2個のメモリ: 各々、L-Xパスを介した18個のアドレスと、2個のコントロールとを有している。パス0は一方のメモリ (MA0)のためのものであり、パス1は他方のメモリ (MA1)のためのものである。各々は、パス2及び3を介した16個のデータを有している。各MDチップは、8個のRAMに接続された、各々のメモリのための1個のデータビットを

有している。

・16ビット128Kの2個のメモリ:各々は、L-Xパスを介した17個のアドレスと2個のコントロールとを有している。パス0は一方のメモリのためのものであり、パス1は他方のメモリのためのものである。各々、パス2及び3を介した32個のデータを有している。各MDチップは、4個のRAMに接続された各メモリのための2個のデータビットを有している。コントロールバスは、一般的にすべてのMA及びMDチップに接続された12個のパスから成っている。12個のパスは最大コントロール構成を保持する必要がある。この構成は三つのアドレスビットである。すなわち、設計書込みイネーブルと、2個の256K、8ビット設計部メモリの各々のための設計部出力イネーブル信号とに、バス書込みイネーブル及びバス読出しイネーブルを加えたものである。

【0037】1.3.2 刺激及び応答

リアライザシステムを多数使用することは、ホストコン ピュータの刺激信号送信と、設計部への応答信号及び設 計部からの応答信号の捕捉とに依存している。このこと を、バッチ形式で行う場合、すなわち、信号の大部分を 一度に送信及び収集する場合に、ベクトルメモリを用い る。このことを、一回に一つの信号で行う場合には、ス ティミュレータ及びサンプラを用いる。

【0038】1.3.2.1 刺激を与えるためのベクトルメモリ

連続的且つ反復的な刺激のストリームを、シミュレーシ ョン適用のような、テストベクトルの高スピード反復適 用のために実現される設計部中の一組の回路網に供給す ることが時々必要となる。このことは、実現される設計 部の回路網にメモリをインタフェースさせること、刺激 ベクトルをホストコンピュータからメモリに書込むこ と、更には、順次にメモリを1回ないし数回読出し、刺 激を設計部に送ることによって行われる。連続的且つ、 リニアなメモリロケーションを読出す必要があるため、 アドレスストリームを2進力ウンタによって設ける。図 29はこのような刺激ベクトルメモリを達成するための 手段を示している。 規則的なクロック信号ECLKはプ ロセスを制御する。ECLKを周期化、すなわち、各刺 激ベクトルの度毎にハイとローとを発生させる。2進力 ウンタはアドレスシーケンスを提供する。ECLKがハ イになると、カウンタは次の刺激ベクトルのアドレスま でカウントアップする。次の刺激ベクトルのアドレス は、ECLKの周期の間RAMによって読出される。E CLKが次にハイになると、ちょうど読出された刺激べ クトルの値がDフリップフロップのクロックとなる。フ リップフロップの出力信号は刺激ベクトルの値で刺激さ れる回路を駆動する。フリップフロップは、ベクトル間 に必要なクリーントランジッションを与える。その理由 は、RAM出力が正しい値に安定する以前に、その読出

サイクルの間変動し得るからである。このプロセスは繰り返され、一連の刺激ベクトルが実現される設計部に与えられる。この構造は繰り返され、刺激が多くの回路網に提供される。刺激ベクトルをRAMに書込むのに用いられるホストコンピュータへのインタフェースは、簡単のため図示していないが以下に引用する図面により更に詳細に示す。

【0039】1.3.2.2 応答捕捉のためのベクトル メモリ

同様に、実現される設計部からの応答を捕捉する一モー ドでは、連続的なサンプルのストリームすなわち一組の 回路網からのベクトルを捕捉する。この時、ロジックア ナライザが現実のハードウエアデバイスから捕捉を行 う。このことは、メモリを、実現される設計部の回路網 にインタフェースさせ、実現される設計部が順次に動作 するときに回路網からのベクトルをメモリに書込み、更 に捕捉された応答ベクトルを、解析のためにホストコン ビュータへ戻すことによって行われる。連続的且つ、リ ニアな一連のメモリロケーションを読出す必要があるた め、前記と同様、アドレスストリームを2進カウンタに よって設ける。図30はこのような応答ベクトルメモリ を開発する手段を示している。刺激メカニズムのよう に、クロック信号ECLKがプロセスを制御する。各応 答べクトルの度毎に、ECLKの同期をとる。2進カウ ンタはアドレスシーケンスを提供する。ECLKがハイ になると、カウンタは次のベクトルのアドレスまでカウ ントアップする。ECLKがローになると、応答ベクト ルの値がトライステートドライバによってRAMDQデ ータピンに伝達され、 書込みのためにRAMがイネーブ ルされる。ECLKが再びハイになるとこの値はRAM ロケーションに書込まれ、RAM書込みイネーブル及び トライステートドライバイネーブルはディゼーブルさ れ、カウンタは次のベクトルのアドレスまで進む。この プロセスは繰り返され、実現される設計部からの一連の 応答ベクトルを記録する。この構造は繰り返され、刺激 が多くの回路網に供給される。刺激ベクトルをRAMに 書込むために用いられるホストコンピュータへのインタ フェースは、簡単のため図示していないが、以下で引用 する図面において更に詳細に説明する。一般的に、実現 される設計部を刺激し、これらの応答を発生させる。刺 激が刺激ベクトルメモリから生じる場合、両ベクトルメ モリは同一のECLK信号を用いている。ECLK信号 は、新しいアドレスがカウンタから読み取られ、RAM をアドレス指定するとともに、データが読出され、刺激 Dフリップフロップをセットアップするのに十分長くハ イである必要がある。また、ECLK信号は、刺激が実 現される設計部に影響を及ぼし、この影響に対するすべ ての応答が安定し、且つ、これらの応答がRAMに書込 まれるのに十分長くローでなければならない。刺激がい ずれかから生じる場合、応答回路網を正しくサンプリン

グするために、応答ベクトルメモリのECLK信号は実 現される設計部と同期されている必要がある。

【0040】1.3.2.3 刺激及び応答のためのベクトルメモリ

図31で示されているように、刺激及び応答ベクトルメ モリシステムに関して上記のように定義された、刺激及 び応答ベクトルメモリの機能を組合わせることができ る。RAMビットは、たとえ同一のRAMデバイスであ っても、刺激又は応答のいずれか一方に自由に割当てる ことができる。その理由は、ECLKがハイのときに刺 激読出し機能が生じ、そして、ECLKがローのときに 応答書込み機能がこれに続くからである。トライステー ト応答ドライバを両方とも刺激Dフリップフロップ入力 とし、同一のRAMDQデータピンに接続することによ って、一つのビットを刺激及び読出しの両方に用いるこ とができる。シンプル刺激ベクトルメモリと組合せ刺激 **/応答ベクトルメモリとの重要な相違点は、刺激ベクト** ルを、1回だけRAMから読出すことができるというこ とである。その理由は、RAMビットを刺激のみに用い た場合でさえ、各メモリロケーションをECLKの半周 期のローの時に書込むからである。このことは、RAM チップのすべてのビットを刺激に用い、且つECLKが 書込みイネーブルを主張しない場合にのみ避けることが できる。前の図面は、一般的な方法でベクトルメモリを 実現したものを図示している。更に、点線は、いかにし てロジックチップ("MAチップ"及び"MD

'n'")を構成することでベクトルメモリロジック機能を実現することができるかを示すものである。これらロジックチップは、適切にRAMチップ及びリアライザ相互接続(Xチップ)に接続されている。ベクトルメモリと、ソフトウエアからの刺激を電気的な型に再び戻す変換については、米国特許第4,744,084号明細書において詳細に説明されている。この内容を、参考のためにここで用いる。

【0041】1.3.2.4 フォールトシミュレーションのためのベクトルメモリ

リアライザフォールトシミュレーションシステムについては、これについてのセクションにおいて説明する。フォールトシミュレーションでは、応答はベクトルメモリに捕捉されず、その代わりに、フォールト応答ベクトルメモリによって所定の良好な回路の応答と比較される。フォールト応答ベクトルメモリは、以下の点において上で示した簡易刺激ベクトルメモリと同一のものである。すなわち、MDチップのフリップフロップの出力を用いて回路網を駆動する代わりに、出力はXORゲートによって回路網の値と比較される。XORゲートを、ECL Kが同期をとるセットフリップフロップに接続し、回路網とメモリとの差を表示している XORゲートがハイの場合フリップフロップをセットする。ホストは、ホストインタフェースを介してこのセットフリップフロップを

読出すことができ、差が検出されているかどうかを調べることができる。

【0042】1.3.2.5 実現される設計部における ベクトルメモリの相互接続

実現される設計部へのベクトルメモリの接続方法は多く の方法が考えられる。1以上のロジックチップに直接接 続され、及び/又は相互接続パスのいずれか又はすべて に接続されたベクトルメモリを用いて、リアライザシス テムを設計することができる。例えば、ベクトルメモリ を、レチップ及びXチップを用いてロジックボードに取 り付けることができるとともに、ボードとは離れている X-Yパスに接続することができる。ベクトルメモリ を、YレベルクロスバーのYチップボードに取り付ける とともに、X-Y及びY-Zパスに接続することもでき る。ベクトルメモリを、ロジックチップの代わりにLチ ップロケーションに取り付け、しチップロケーションに 作用するL-Xパスに接続するというテクニックもあ る。この場合、これらL-XパスをベクトルメモリとX チップとの間にのみ接続する。Xチップを構成すること によって、実現される設計部の回路網への接続を行い、 ベクトルメモリを回路網に接続する。この際、回路網は Xレベル相互接続を介してつながっている。モジュール の方法でロジックチップをベクトルメモリモジュールに 置き換え、リアライザシステムを、必要な数の又は必要 よりも少数のベクトルメモリを用いて構成することがで きる。リアライザ設計部メモリを、Lチップロケーショ ン中の1以上のロジックチップに代えて取り付けている ため、このテクニックを用いて、共通ハードウエアメモ リモジュールを設計部メモリモジュール又はベクトルメ モリモジュールとして用いることができる。メモリモジ ュール中にロジックチップを構成するとともに、リアラ イザシステムの相互接続を適切に行うことによって機能 を選択する。これは、好適例において用いられているべ クトルメモリアーキテクチャである。

【0043】1.3.2.6 特別なベクトルメモリ設計 **

好適例において、共通メモリモジュールを、設計部メモリ及びベクトルメモリ応用の両方のために使用する。その一般的なアーキテクチャ及び設計は、設計部メモリのセクションにおいて説明し、ここでは説明しない。いかにして、モジュールをベクトルメモリとして用いるかの詳細については、以下に示すとおりである。以下の2個の図面は、ホストインタフェースからの完全読出し/書込みアクセスを用いて、組合せ刺激/応答ベクトルメモリのためのMA及びMDチップ中に前記と同様のロジックを構成することを示している。ホストコンピュータが非活動状態である場合、すべての動作は上記簡単な例にて示したのと同一のテクニックに従っている。図32において、ホストインタフェースを介してホストが出力するECLK信号を、相互接続を介してMAチップに相互

接続している。ECLK信号は、各MAチップで構成さ れるアドレスカウンタの同期をとる。各々、一組のRA Mを制御している1以上のMAチップをモジュール中に 設けているので、各MAチップは、ベクトルアドレスカ ウンタのコピーを有している。すべてのカウンタは、同 一のコントロール(ECLK及びバスインタフェースか らのリセット信号)を得ているため、その各々は常に他 のカウンタと同一のアドレスを送信する。通常(バスイ ンタフェースが非活動状態の場合)、アドレスがカウン タ出力から送られ、RAMのアドレス指定を行う。EC LKがロー状態(書込み応答位相)の場合、デコーダロ ジックは、前述の例と同様にすべてのRAM書込みイネ ーブルを主張する。ECLKは、コントロールバスにも 伝達され、MDチップのロジックを駆動する。MDロジ ックは刺激及び応答ベクトル値それ自体を処理する(図 33)。通常(バスインタフェースが非活動状態の場 合)、ECLKがハイ状態のとき、RAMは刺激ベクト ル値を読出し、ECLKがロー状態になると、RAMと フリップフロップとを同期させる。フリップフロップ は、上記と同様に各回路網に刺激を与えるためのもので ある(その内の一つを図示する)。従って、刺激を相互 接続Xチップを介して回路網へ伝達する。ECLKがロ 一状態の場合、すべてのトライステートイネーブル (e O、e1、···en)が主張され、相互接続(2個を 図示する)を介して回路網から出力される応答値をマル チプレクサを介してRAMDQデータピンに伝達する。 ホストコンピュータが、ホストインタフェースバス (特 に、好適例のRバス)を介してこのメモリをアクセスす る場合、各々のMAチップ中に構成されるバスインタフ ェースロジックが活動状態となる。これは、アドレスマ ルチプレクサ(mux)を切り換え、バスがRAMのア ドレス指定を行う。バスサイクルがRAMに書込みを行 うためのものである場合、デコーダロジックは、アドレ スピットを用いてどのRAMに書込みを行うべきである かを解読するとともに、適切な書込みイネーブル信号を 出力する。RAMを選択するのに必要とされるアドレス ビット及び読出し及び書込み制御信号も、コントロール バスを介してMDチップに伝達される。MDチップにお いては、バスが読出しサイクルを行う場合、デコーダロ ジックはすべてのトライステートRAMDQピンドライ バをディゼーブルし、アドレスビットを用いて読出しマ ルチプレクサを介してアドレス指定されたRAMのDQ データ出力を選択し、更には、バス読出しイネーブル信 号がデータ値をこのビットのためのホストインタフェー スバスのデータラインに伝達する。バス書込みサイクル において、デコードロジックは、書込みマルチプレクサ を用いて、応答を与える回路網ではなく、ホストインタ フェースバスのデータラインから生じるデータ値を選択 するとともに、アドレス指定されたRAMのためのトラ イステートRAMDQドライバをイネーブルし、データ

をRAM入力へ伝達する。

【0044】1.3.2.7 ベクトルメモリの設計変換 及び仕機

回路網をベクトルメモリに接続すべきであるということ を説明するために、ユーザは、回路網に入力設計に関す る特別な特徴を付加し、特定のベクトルメモリ及び接続 が刺激のためのものであるのか又は応答のためのもので あるのかを説明する。設計部変換方法は、一組の所定の 部分的ネットリストファイルに基づくものであり、この 内の一つは各モジュールのロジックチップのためのもの であり、前記と同様ベクトルメモリ刺激及び応答接続 と、ベクトルメモリデータパス及びコントロールロジッ クと、バスインタフェースロジックとに関するステート メントを用いている。この方法では、ERCGAネット リスト変換ツールは、任意の出力端子又はI/Oピンに 接続されていない入力端子、及び任意の入力端子又はⅠ **/Oピンに接続されていない出力端子のような、通常は** 接続されていないネットリストファイル中の基本要素及 び回路網のためのロジック及び相互接続を構成すること はない。各ベクトルメモリビットに対する刺激接続及び 応答接続のためにロジックを設ける。ネットリストに供 給されるいずれか一方の相互接続のみが実際に構成さ れ、他方は構成されない。その理由は、通常それをネッ トリストに接続しないからである。予め定義されたファ イルは、相互接続を用いてベクトルメモリ刺激接続とベ クトルメモリ応答接続とを接続するのに用いるモジュー ルI/OピンのI/Oピン数の仕様を除いて、完全なも のである。各ファイルにおける刺激及び応答接続の数 を、何個の I / O ピンをファイルのロジックチップ中に 用いることができるか、どの程度のロジックを各チップ に、更には全体としてどの程度のロジックをモジュール に設けることができるか、によって決定する。その方法 は、以下のとおりである。: 設計部変換のセクションに おいて説明したように、以下のようなベクトルメモリの 特別な例外を有するものの、一般的な方法を設計部変換 に用いる:

- ・設計部リーダは、ベクトルメモリ接続のために設けられた回路網を識別するために入力設計ファイルからの特性情報を読出し、且つ、バスインタフェースロジックではなく、回路網に接続された1以上のベクトルメモリ基本要素を、その設計部データ構造に組込む。設計部リーダは、ホストインタフェースクロック発生器及びベクトルメモリ基本要素に接続されたECLK回路網を作り出す。
- ・パーティショナとは、ユーザが、メモリモジュールを 取り付けるボード上のいずれかのチップ指定するという ことである。このデータに基づき、パーティショナは、 ベクトルメモリ基本要素を通常の方法でメモリモジュー ル中に分割する。
- ・インタコネクタは、他のロジックチップ基本要素と同

一のベクトルメモリ基本要素を処理し、これらを回路網中の他の基本要素を用いて接続しているL-Xパスを決定する。

- ・リアライザシステム中の各ロジックチップのネットリストファイルに書込みを行う場合、各ベクトルメモリ回路網接続は以下によってネットリストされる:
- 1) どのロジックチップが、相互接続手続によって基本要素が選択したパスを接続するかを決定する。
- 2) 通常のロジックチップ I / O ピンナンバを得る際に 説明したのと同様の手続を用いて、パスナンバ及びロジックチップ T / O ピンナンバ を得る。
- 3) これまで他の回路網に割当てられていないロジック チップに関する回路網から、予め定義された刺激又は応 答べクトルメモリ接続を選択する。
- 4)ステートメントをこのロジックチップのネットリストファイルに加え、このロジックチップ I / O ピンナンバを、予め定義されたベクトルメモリ接続に接続するために用いることを明示する。
- ・設計変換システムは、対応テーブルファイルも送出 し、回路網の名称をベクトルメモリ及びベクトルメモリ ビット位置と関連づけ、動作中使用する。
- ・ERCGAネットリスト変換ツールは、用いられるベクトルメモリ刺激及び応答入力端子のロジック及び相互接続のみを構成する。

【0045】1.3.2.8 スティミュレータ スティミュレータは、単一の記憶ビットとし、ホストコ ンピュータで制御し、設計部の回路網を駆動する。ステ ィミュレータは、ホストが入力信号を設計部に供給する のに用いられる。2種類のスティミュレータ、すなわ ち、ランダムアクセスタイプとエッジ検知タイプとを設 ける。実際のランダムアクセススティミュレータは、フ リップフロップであり、その出力信号はホストインタフ ェースバスを介し、ホストが必要に応じてデータをロー ドする設計部回路網を駆動する。ランダムアクセスステ ィミュレータは、設計部の動作を変化させることなく、 他の刺激された回路網に呼応して、常に値を変化させる ことのできる回路網を刺激するのに用いられる.このよ うな回路網の一例としてはレジスタへのデータ入力があ る。各スティミュレータは唯一のバスアドレスを有し、 ホストがデータをこのアドレスに書込む場合に、バスイ ンタフェースロジックは、データをD入力に与えるとと もにスティミュレータフリップフロップのクロック入力 の同期をとる(図34)。エッジ検知タイプのスティミ ュレータは、設計部の動作、例えばレジスタへのクロッ ク入力を修正するための他の回路網と同期しながら変化 しなければならない回路網を刺激するのに用いられる。 第2フリップフロップを、ランダムアクセススティミュ レータと設計部回路網との間に配置する。同期をとらな ければならない一群のこのようなスティミュレータのす

べてを共通クロックに接続する。新しい一組の回路値を 入力するために、ホストは、新しい値を、たとえどのよ うなオーダであっても、上記と同様に、ホストインタフ ェースバスを介して各スティミュレータの第1フリップ フロップにロードする。新しい値が設計部にすべて供給 される必要がある場合、ホストは、共通 「同期クロッ ク」を周期化し、一度にすべての値を第2フリップフロップにロードし、このようにしてすべての回路網を同時 に駆動する(図35)。

【0046】1.3.2.9 サンプラ

サンプラは、単一の記憶ビットであり、ホストコンピュ ータによって制御され、設計部の回路網を受信する。サ ンプラはホストによって使用され、設計部からの出力信 号を捕捉する。サンプラの最も簡単な形は、D入力端子 で設計部回路網を受信し、同期をとることができ、且 つ、ホストインタフェースバス及びバスインタフェース ロジックを介してホストが必要に応じて読出すことので きるフリップフロップである。通常、多数のサンプラ を、共通'サンプルクロック'に接続する。サンプラデ ータ出力は、「サンプルクロック」出力と同様に、唯一 のバスアドレスを有している。ホストは、クロックを周 期化し、一群のサンプルを取り出し、その後、サンプリ ングされたデータ値を一つ一つ読出す(図36)。必要 とされるホスト I/Oの数を削減するために、第2フリ ップフロップを付加的に加え、変化検出サンプラを構成 する。第2フリップフロップを、サンプリングフリップ フロップと同一のクロックに接続し、その入力端子をサ ンプラの出力端子に接続する。結果的に、第2フリップ フロップは最も新しいクロック周期前にサンプラが有し ていた値を保持している。2個のフリップフロップ出力 をXORゲートで比較する。XORゲートは、サンプリ ングされた値の変化のため2個のフリップフロップが相 違する場合にハイ状態の値を出力する。一群のサンプラ からの全XOR出力信号をホストが読出し可能なORゲ ートによって加算する。上述したように、 サンプルク ロック'を周期化することによって、回路網をサンプリ ングした後、ホストは、まず第1にこのORゲートの

'変化' 値をチェックし、グループ中のどの値が変化したのかを調べる。変化していない場合には、これらサンプラのいかなる値をも読出す必要がない(図37)。

【0047】1.3.2.10 スティミュレータ及び サンプラの設計変換及び仕機

サンプラ及びスティミュレータフリップフロップ、ロジックゲート及びバスインタフェースロジックを、リアライザシステムロジックチップ中に実現する。回路網を、サンプラ又はスティミュレータに接続すべきであることを説明するために、ユーザは、回路網に、入力設計に関しての特別な特性を与え、スティミュレータ又はサンプラの特定のタイプとグループの同一性とを識別する。スティミュレータ及びサンプラを構成し、これらを、設計

部の残りの部分及びバスインタフェースに接続するために、設計変換ソフトウエアシステムを用いる一般的な方法は以下に示すとおりである:設計変換のセクションにおいて説明したように、以下のようなスティミュレータ及びサンプラに関しての特別な例外があるものの、一般的な方法を設計部変換に用いる:

・設計部リーダは、特性情報を入力設計ファイルから読出し、スティミュレータ及び/又はサンプラのために設けられた回路網を識別し、バスインタフェースロジックではなく、回路網に接続されたスティミュレータ及びサンプラの基本要素を設計データ構造に組み込む。

・システムパーティショナは、このような基本要素の各々が、ロジックチップ中に何個の等価ゲートを有しているかについてのデータベースを有している。システムパーティショナは、バスインタフェースロジックの等価ゲート指数も有している。このデータに基づき、システムパーティショナは、その通常の分割化アルゴリズムに従ってスティミュレータ及びサンプラをロジックチップに割当てる。この際、システムパーティショナが、バスインタフェースロジックのサイズによって、ロジックを有しないう付加的な条件を課し、1以上のスティミュレータ及び/又はサンプラを有するロジックチップの各々が、バスインタフェースロジックブロックを有しなければならないということを説明する。

・インタコネクタは、他の基本要素と同じく、スティミュレータ及びサンプラ基本要素を処理する。

・リアライザシステムにおける各ロジックチップのネットリストファイルに書込みを行う場合、以下の手続を用いて、各サンプラ又はスティミュレータ基本要素をネットリストする。

1)サンプラ又はスティミュレータを構成するゲート及び/又はフリップフロップの基本的ステートメントを、ステートメント分割化のためのロジックチップのネットリストファイルへ送信する。相互接続基本要素について説明したのと同様の方法に従って、サンプリング又は刺激される回路網に亘る付加的な回路網のネームを、サンプリング又は刺激される回路網のネームから得る。

2) これが、この特別なロジックチップファイルにネットリストされる第1スティミュレータ及びサンプラである場合、バスインタフェースの予め定義されたネットリストファイルセグメントを用い、バスインタフェースを構成する基本要素及び回路網をロジックチップに供給する。インタフェース毎に1回のみ使用されるバスインタフェース相互接続には前記ファイルセグメントで定義される標準的なネームが与えられる。スティミュレータ又はサンプラロジックに接続されるものには、捕捉した回路網のネームが与えられる。このネームは、ステップ1において、基本要素を出力する際に用いたネームと整合している

簡単ではあるが、一般的ではない方法を用いて、メモリ

モジュール又はユーザ指定のデバイスモジュールのロジックチップ中にのみ、スティミュレータ及びサンプラを実現する。このことは、ERCGAネットリスト変換ツールがどの出力端子又はI/Oピンにも接続されていない入力端子、及びどの入力端子又はI/Oピンにも接続されていない出力端子のような、通常接続されていないネットリストファイル中の基本要素及び回路網のためのロジック及び相互接続を構成しないということを仮定している。このことは、一組の予め定義された部分的ネットリストファイルに基づくものである。このファイルの一つは、各モジュールのロジックチップのためのものである。この際、以下のステートメントを用いている。

- 1) すべて共通 '同期クロック' に接続されている多数 のエッジ検知タイプのスティミュレータ。
- 2)すべて同一の'サンプルクロック'に接続された多数の変化検出サンプラ。
- 3)上記のすべてのためのバスインタフェースロジック

予め定義されたファイルは、サンプラとスティミュレータとを相互接続を用いて接続するのに用いられるモジュール I/Oピンの I/Oピンナンバの仕様を除き、完全なものである。コントロールバスを用いて、同期及びサンプルクロックのような共通信号をロジックチップ間に分配する。各ファイル中のスティミュレータ及びサンプラの数を、何個の I/Oピンがファイルのロジックチップ中に利用できるか、どの程度のロジックを各チップが有することできるか、及び全体としてのモジュールによって決定する。その方法は、以下に示すとおりである:設計変換のセクションにおいて説明したような、一般的な方法を設計変換に用いる。この際、スティミュレータ及びサンプラに関して、以下のような例外がある。:

- ・設計部リーダは、スティミュレータ及びサンプラのために設けられた回路網を識別するために、入力設計ファイルからの特性情報を読出し、且つ、バスインタフェースロジックではなく、回路網に接続されたスティミュレータ及びサンプラ基本要素を、その設計部のデータ構造に組込む。
- ・パーティショナとは、ユーザが、メモリモジュール及びユーザ指定のデバイスモジュールを取り付けるボード上のいずれかのしチップを指定するということである。このデータに基づき、パーティショナはまずメモリ及びUSD基本要素をモジュールに割当て、その後、その通常の分割化アルゴリズムに従い、各モジュール単位で利用することのできる数の限界に至るまで、スティミュレータ及びサンプラ基本要素をこのようなモジュールの残りへと分割化する。
- ・インタコネクタは、他のロジックチップ基本要素と同一なスティミュレータ及びサンプラを処理し、これらを、回路網で他の基本要素を用いて接続しているL-X パスを決定する。

- ・リアライザシステム中の各ロジックチップのネットリストファイルに書込みを行う場合、各サンプラ又はスティミュレータ基本要素は以下によってネットリストされる:
- 1)どのロジックチップが、相互接続手続によって基本要素が選択したパスを接続するかを決定する。
- 2) 通常のロジックチップ I / Oピンナンバを得る際に 説明したのと同様の手続を用いて、パスナンバ及びロジックチップ T / Oピンナンバ を得る。
- 3) これまで他の回路網に割当てられていないロジック チップに関する回路網から、予め定義されたスティミュ レータ/サンプラを選択する。
- 4)ステートメントをこのロジックチップのネットリストファイルに加え、このロジックチップI/Oピンナンバを予め定義されたサンプラ/スティミュレータに接続するために用いることを明示する。
- ・ERCGAネットリスト変換ツールは、使用するスティミュレータ、サンプラ及び関連あるバスインタフェースロジックのためのロジック及び相互接続を構成する。両方の方法において、設計部変換システムは対応テーブルファイルも出力し、動作中に使用するために、回路網ネームを特定のスティミュレータ及びサンプラに関連させるとともに、アドレスをホストインタフェースバスで通信する。

【0048】1.3.3 ユーザ指定デバイス

構成されたロジック及び相互接続チップの形態で実際に 動作するハードウエア中に入力設計部を実現するため に、他の実際のハードウエアデバイスをリアライザシス テムに接続することが実用的であり且つ望ましい。マイ クロプロセッサ又は他のVLSI ICチップ、デジタ ル/アナログコンバータ、ディスプレイデバイス、入力 キーボード及びスイッチ、記憶デバイス、コンピュータ 入力/出力バス等のデジタル入出力を具える任意のデバ イスを設けることができる。これらを、回路ボード又は 大規模スケール構成素子のような、実現される設計部の 一部を構成するデジタルシステムの一部とすることがで きる。これらのデバイスは、リアライザシステムのロジ ックゲート、フリップフロップ及びメモリ中で具現化す ることのできない、実現されるべき入力設計部の一部を 示している。これは、ディスプレイのような物理的な理 由によるもので、大規模記憶デバイスのような、リアラ イザシステムのリソースが不足しているため、又は標準 的マイクロプロセッサのように、ロジック的な記述を利 用することができないためである。代わりに、これらの デバイスは、すでに構成され正しいことが証明されてい る半通例のゲートアレイチップのような、ユーザがリア ライザシステムリソースを用いて実現することを望まな いデバイスともなり得る。その理由は、これを実現する ために、リアライザシステムリソースを用いる必要がな

いため、又はユーザが設計部の実現される部分のデバイスを用いての正確な動作を試験したいためである。これらのデバイスは、リアライザシステムの一部ではないが、ユーザの設計の必要に応じて、ユーザによって指定されるものであるため、これらのデバイスを"ユーザ指定デバイス"(USD)と称する。ユーザがこのようなデバイスをリアライザシステムハードウェアに接続するのに用いるような標準的な手段を、リアライザシステムに設けるのに役立つような、多様なUSDを設ける。この手段はユーザ指定のデバイスモジュール(USDM)である。

【0049】1.3.3.1 ユーザ指定のデバイスモジュール

ユーザ指定のデバイスモジュールは:

- 1)物理的にユーザ指定のハードウエアデバイスを接続する手段を具えている。
- 2) USDとリアライザシステムロジック及び/又は相 互接続チップとの間を接続している。USDが、ロジッ クチップと類似する設計部の役割を果たすため、ロジッ クチップと同様の方法で、USDMを相互接続するのが 好都合である。
- 2) 通常、Lチップロケーションに取り付けられたロジックチップが行うように、USDピンを相互接続ピンに自由に割当てる機能を設ける。

ユーザ指定のデバイスモジュールは、メモリモジュール がそのRAMチップに有しているのと類似の機能を具え ている必要があるので、USDMのアーキテクチャは、 メモリモジュールのアーキテクチャと類似している。図 38は、USDMアーキテクチャを示している。USD Mプリント回路基板、すなわち、USDMにプラグで取 り付けられている移動可能なドーターカード(daughter card) の領域である、ユーザ指定のデバイス取り付け領 域、又はマイクロプロセッサ、エミュレータ (emulato r) 計器と共通する方法で、ケーブルを介して接続され ている他のこのような領域にデバイスを取り付ける。端 末のブロックは、デバイス入出力ピンと、USDMロジ ックチップとの間に、コネクタ端末細条、一組のプリン ト回路ボードパッド、又は他のこのような手段を介して 電気的な接続を行うための手段を具えている。端末のブ ロックは、デバイスの電源も具えている。物理的な、端 末ブロックピンの容量が許す限り、1以上のデバイスを 取り付けることができる。その代わりに、デバイスを、 一般的な方法で、ケーブル及び中継装置を介して、遠隔 的に接続することもできる。MA及びMDロジックチッ プの各々は、端末ブロックに接続された I /Oピンと、 相互接続に接続されたI/Oピンとを具えている。これ らのチップを、メモリモジュールアドレス及びデータバ スロジックチップにおいて説明したのと同様の方法で相 互接続に接続する。付加的に、図にて示したように、メ モリモジュールにチップを使用するのと同様の目的のた

めに、これらのチップをホストインタフェースバス及び /又は共通コントロールバスにも接続する。一般的に、 バスデータビットがMDチップに分配され、これによっ て、相互接続に分配されるように、USDアドレス及び データバスをMDチップに接続する。MAチップをUS Dコントロールライン及び付加的にUSDアドレスライ ンに使用する: 図面は、可能性を説明するために接続さ れた3個の仮説的ユーザデバイスを示している。USD Oは、MDチップを介して接続されたデータ及びアドレ スバスと、MAOを介して接続されたコントロールライ ンA、B及びCとを有している。USD1は、MDチッ プに接続された3個のデータバスと、MAチップを介し てのアドレス及びコントロール接続とを有している。U SD2は、アドレス指定のためのMA1と、データのた めのMDチップとを使用する。任意の特定のケースにお いて、リアライザシステムのユーザは、これらの設計及 び使用にとって適切な方法を用いてこれらのUSDを接 続することができる。前記セクションにおいて示したよ うに、メモリモジュールMDチップにおいて、双方向性 RAMDQピンを相互接続するのと同様の方法を用い て、双方向性USD接続を相互接続する。相違点は、入 力設計部の回路網を、出力イネーブルコントロールのよ うにして明示する必要があるという要件である。この回 路網を、メモリモジュール数が25及び26の場合に示 される"設計出力イネーブル"と同様の方法で相互接続 ロジックに接続し、MDチップの双方向性ドライバを制 御する。通常、適切な出力イネーブルコントロール回路 網を入力設計部中に設けていない場合、ユーザはこれを 設ける必要がある。

【0050】1.3.3.2 好適例のUSDM

図39において示した好適例において、RAMチップの 代わりにUSDを取り付けるための領域に関して、US DMはリアライザメモリモジュールと同一である。8個 のMDチップの各々は16個までのUSDピンを相互接 続し、2個のMAチップの各々は23個までのUSDピ ンを相互接続する。図は、2個の実際に取り付けられた VLS I デバイス、すなわちモトローラMC 68020 の32ビットマイクロプロセッサ("MC68020 32 Bit M icroprocessor User's Manual ", Motorola, Inc., Ph oenix, 1984) と、モトローラMC68881浮動小数 点コープロセッサ("MC68881 Floating Point Coproce ssor User's Manual", Motorola, Inc, Phoenix, 198 5) とを示している。これらのデバイスは、USDの優 れた例である。その理由は、一般的にこれらのデバイス をデジタルシステムの設計に用い、これらのロジック回 路網表現をユーザが利用可能とすることはできないから である。これらのデバイスは、以下の入/出力ピンを有 しており、この詳細については以下に示すとおりであ る。

<u>MC68020</u>

データ : D31-D0、双方向性 出力イネーブル条件: R/Wが "書込み"を示し、且つ DBENが真である場合、D31-D0は、出力信号を 送信し、そうでない場合には、入力信号を受信する。 アドレス : A31-A0、出力 中央入力端子: CLK、DSACK0、DSACK1、 AVEC、CDIS、IPL0-IPL2、BR、BG ACK、RESET、HALT、BERR 中央出力端子: R/W、IPEND、BG、DS、DB EN、AS、RMC、OCS、ECS、SIZ0、SI Z1、FC0-FC2

MC6888A

データ : D31-D0、双方向性 出力イネーブル条件: R/Wが "読出し" を示し、且つ DSACK 0及び/又はDSACK 1が真の場合、D3 1-D0は、出力信号を送信し、そうでない場合には、 入力信号を受信する。

アドレス : A4-A0、入力

中央入力端子 : CLK、SIZE、RESET、 AS、R/W、DS、CS

中央出力端子 : DSACKO, DSACK1 データバスとアドレスバスとをMDチップを用いて相互 接続する。メモリデータパスのセクションにおいて説明 したように、バスデータビットをクロスバーを横切って スライスし、図に示すように相互接続を容易にしてい る。制御信号はMAチップによって相互接続される。出 カイネーブル制御信号は、上述したように、制御信号に 接続された特別のロジックによって発生される。ユーザ は、このロジックを入力設計部に設け、設計部の残りの 部分を用いてレチップ中に実現する。各MDチップが異 なるL-Xパスの組を接続し、通常出力イネーブルコン トロールが全バスに関して一般的なものであることか ら、設計部変換システムは、これらの回路網をMAチッ プの内のいずれか1個に接続するとともに、USDMコ ントロールバスを用いて、回路網を接続の必要性がある MD及びMAチップに接続するように、MA及びMDチ ップを構成する。

【0051】1.3.3.3 ユーザ指定のデバイスのための設計部の変換

USDを特別の基本要素を用いて入力設計部内に設ける。USDは、ユーザが作成するUSD仕様ファイルを示している特性データを伝達する。このファイルは、どのレチップロケーションにこのデバイスを有するUSDMを取り付けるかを示すとともに、USDのI/Oピンをリストする。この際、入力設計部のUSD基本要素中に使用されているピンネームを使用している。各ピンに対して、USDは、ピンを接続しているUSDMロジックチップ及びピン数と、ピンが入力、出力又は双方向性であることとをリストする。ピンが双方向性である場合には、入力設計部中の出力イネーブルコントロール回路

網のネームもリストする。設計部変換ソフトウエアシステムは、USDを構成するとともに、USDを設計部の残りの部分に接続するネットリストファイルを出力する。一般的な方法を使用するが、これには、以下のようなUSDに対する例外がある:

・設計部リーダは、USD基本要素を設計部データ構造 中に読出す。設計部リーダは、USD仕様ファイル中で 読出しを行うために、ファイル特性を使用するととも に、後の使用のための基本要素記憶と関連する情報を記 憶する。基本要素記憶を、各々異なる出力イネーブルコ ントロール回路網に接続された特別のピンに供給する。 ・変換ステージは、構成が利用可能であり、且つ、ピン が正しく構成と対応していることをチェックする。 ・システムパーティショナは、USDをUSD仕様ファ イルで特定されるレチップロケーションに配置する。 ・インタコネクタは、USDピンに接続された回路網を 特定のL-X相互接続パスに割当てる。インタコネクタ はこれを行う際、USDピンに接続された回路網を、U SD仕様ファイルで特定されるMA又はMDチップに接 続するパスにのみ割当てることができ、且つ、イネーブ ルコントロール回路網ピンを、MAチップに接続してい るパスにのみ割当てることができるという制約を条件と

している。

·ネットリストファイルをUSDMに送信するために: このUSDMのUSDを制御している各々の出力イネー ブルコントロール回路網が:基本要素を、この回路網の MAチップのネットリストファイルに送信する:その理 由は、この回路網のために使用するL-Xパスを受信し ている入力バッファが、出力バッファの入力を駆動し、 これによって、この回路網に割当てられたコントロール バスラインを駆動するからである。このUSDMのUS Dに接続されている各回路網が: USD入力ピンを駆動 する場合、基本要素を、このピンのロジックチップのネ ットリストファイルに送出する:その理由は、この回路 網に使用される受信パスからの入力バッファが、このU SDピンのために用いられる端末ブロックピンを駆動す る出力バッファの入力端子を駆動するからである。US D出力ピンを受信する場合、基本要素を、このピンのロ ジックチップのネットリストファイルに送信する:その 理由は、この回路網に用いられる駆動パスにつながって いる出力バッファが、このUSDピンに用いられる端末 ブロックピンを受信している入力バッファの出力を受信 する。USD双方向性ピンに接続している場合、基本要 素を、このピンのロジックチップのネットリストファイ ルに送信する:その理由は、この回路網に用いられてい る受信パスからの入力バッファが、このUSDピンに用 いられる端末ブロックピンを駆動しているトライステー ト出力バッファのデータ入力端子を駆動し、この回路網 に用いられている駆動パスにつながっている出力バッフ ァが、このUSDピンに用いられている端末ブロックピ

ンを受信する入力バッファが一方の入力端子を駆動する 2入力ANDゲートの出力を受信し、このピンの出力イネーブルコントロール回路網に割当てられたコントロールバスラインからつながっている入力バッファが、トライステート出力バッファのイネーブル入力端子及びANDゲートの他の入力端子を駆動するからである。

【0052】1.4 構成

ロジック及び相互接続チップ技術のセクションにおいて 説明したように、各チップの構成ビットパターンが、E RCGAネットリスト変換ツールによって出力される。 リアライザ設計変換システムの最終ステージが、すべて のチップの発生する構成ファイルから設計部の単一バイ ナリー構成ファイルへと送られるデータを捕捉する。こ れによって、データがホストコンピュータ中に永久に記 録される。リアライザシステムを各々使用する前に、構 成ファイルからデータを読出し、このデータをホストイ ンタフェースを介してリアライザハードウエアに伝達 し、更にチップにロードすることによって、使用する設 計部のロジックチップ及び相互接続チップを構成する。 ホストインタフェースと、システム中のすべてのロジッ クチップ及び相互接続チップとの間に、構成接続を設け る。チップを構成すると、すべてのロジック機能及び相 互接続の合計は入力設計部によって特定されるものと一 致し、設計部が動作できる。好適例においては、Xilinx 製のLCAをロジックチップ及びクロスバーチップとし て用いる。バイナリー構成ビットパターンを、1回に1 ピットずつ、LCA構成メモリのシリアルシフトレジス タにロードすることによってLCAを構成する。各ビッ トを構成データ入力端子(DIN)に供給するととも に、1回構成クロック(CCLK)を周期化してロード する。各しCAとホストインタフェースとの間の特別な 構成接続は設けていない。その理由は、システムが全部 で3520個までのロジックチップ及びクロスバーチッ プを具えなければならないからである。その代わりに、 マルチビットデータパスと構成クロックとを有する構成 バスを設け、これを、LCAを有するすべてのボードに 接続する。構成を行うために、ループ毎に、データパス 中のビット数と同数のチップを用いてロジックチップ及 びクロスバーチップをグループ化する。1グループ中の すべてのチップを並列に構成する。 図40に示している ように、グループ中の各々のLCAは、バスデータパス の異なるビットに接続された構成データ入力端子を有し ている。各グループにおける構成コントロールロジック ブロックを、ホストインタフェースパスと、バス構成ク ロックと、グループ中のすべてのLCAのクロック入力 端子とに接続する。これらのコントロールロジックブロ ックを、ホストインタフェースバスを介して、ホストの 命令によって選択的にイネーブルし、ホストインタフェ ースバスが意図するLCAのグループがクロック信号を 受信できるようにし、このような構成としている。これ は、ホストコンピュータがリアライザシステムを構成するのに行う手続である。制御及びデータ伝送はすべてホストインタフェースを介して行われる:すべてのロジックチップ及びクロスバーチップを構成するために:各構成グループは:このグループのコントロールロジックブロックが、構成クロックをチップに送るように指示する。1個のLCA中の構成ビットと同数の周期の間:このグループ中の各チップの1構成ビットをバスデータパスにロードする。バス構成クロックを1回周期化する。次の周期へ。このグループのコントロールロジックが、もはや構成クロックを送信しないように指定する。次のグループへ。

【0053】<u>1.5 ホストインタフェース</u>

ホストコンピュータの制御の下、リアライザシステムは 周辺装置として動作する。ホストコンピュータは、設計 部の構成ファイル中に記憶された構成ビットパターンを 用いて、設計部に従ってリアライザシステムのロジック チップ及び相互接続チップを構成する。ホストコンピュ ータは、その外部リセット及びクロック信号を制御する ことによって連続的な設計部の動作を制御する。従っ て、ホストコンピュータは、スティミュレータ、サンプ ラ及びベクトルメモリを制御するとともに、ベクトル及 び設計部メモリの内容を読出し及び書込むことにより、 設計部と相互的に作用する。ホストコンピュータは、こ れらすべてをリアライザシステムホストインタフェース を介して行う。ホストコンピュータは、リアライザシス テムのホストインタフェース及び構成バスを制御する。 【0054】1.5.1 ホストインタフェースアーキテ クチャ

リアライザシステムホストインタフェースを、完全に慣 用となっているラインに沿って構成する(図41)。リ アライザシステムは、ホストインタフェースバスコント ローラ、構成バスコントローラ、クロック発生器及びリ セットコントローラを具えている。これらの各々につい て以下に説明する。インタフェースを、リアライザハー ドウエアシャーシのボードに構成するとともに、ケーブ ル及びインタフェースカードを介して、ホストコンピュ ータの I /Oバスに接続する。ホストインタフェースの コントロール機能を、特定のコンピュータの要求に応じ て、ホストコンピュータのメモリアドレススペース、又 は、入力ー出力バススペースのいずれかに作成する。 【0055】1.5.2 ホストインタフェースバス ホストインタフェースバスを、リアライザシステム中 の、正規のロジックチップ及びメモリモジュールロジッ クチップの幾つか又はすべてのI/Oピンに接続する。 ホストインタフェースパスは、リアライザシステムコン トロール及びデータアクセス機能を割当てるアドレスス ペースを具えている。ホストは、最適なバスマスタであ り、ホストインタフェースパスコントローラを介して、 アドレス指定された読出しコマンド及び書込みコマンド

をバスに送出する。ホストは、データをリアライザシス テム機能とホストとの間に伝送する。ホストインタフェ ースコントロールロジックブロックを、メインロジック チップ及びメモリモジュールロジックチップにプログラ ムし、リアライザシステム機能を、バスを介して制御で きるようにする。このバスによって制御される機能の特 別な例としては、サンプラ、スティミュレータ、ベクト ルメモリアドレス指定、オペレーション、ホストデータ アクセス、及び設計部メモリホストデータアクセスがあ る。これらのコントロールブロックは、ロジックチップ にすべてプログラムされているため、バスアドレススペ ース中の特別な機能及びロケーションを、すべてロジッ クチップのプログラミングによって規定し、任意の所定 の設計部又は動作モードの必要に応じて変化させること ができる。ホストインタフェースバスの特定の設計部 は、特定のリアライザシステムを具体化した場合のデー タアクセススピード及びハードウエアピンの利用可能性 に依存している。好適例では、Rバスと称する11ピン ホストインタフェースバスを、すべてのロジックチップ の専用I/Oピンに接続している。好適例のハードウエ アは、データ及びアドレスのために用いられる8個の双 方向性ラインと、クロックと、2個のコントロールライ ンとを具えている。Rバスは32ビットアドレススペー スと8ビットデータ幅とを有しており、ホストが40億 までのユニークロケーションから8ビットデータを読出 し又は書込みできるようにしている。Rバスを、アドレ スレジスタ、データレジスタ及びコントロールレジスタ を介して、ホストコンピュータにインタフェースする。 これらを、慣用の方法でホストインタフェースバスコン トローラによって構成し、ホストコンピュータのメモリ 又は入力/出力スペース中に設ける。Rバスに接続され る機能の例示:

- 1) 一つのロケーションをRバスを介して書き込む際に、サンプリングクロックを周期化させ、ホストコンピュータのコマンドに従って、他のRバスロケーションからサンプリングされたデータの値を読出す、1グループとなっている8個のサンプラ。
- 2)ホストが特定のRバスロケーションに書込みを行う 際に、データ値を変化させる、1グループとなっている 8個のランダムアクセスメモリ。
- 3)各メモリロケーションを唯一のRバスロケーション に作成している設計部メモリ。ホストデータアクセスを 行い、Rバスのアドレススペースへの読出し又は書込み オペレーションによって、ホストがアドレス指定された 設計部メモリロケーションを読出し又は書込みすること ができる。

他のこのような機能を容易に案出することができる。図42に、Rバスの動作を示す。ロケーションを読出すために、リアライザシステムを作動させるホストコンピュータでランするプログラムは、アドレスを、ホストイン

タフェースバスアドレスレジスタにロードするととも に、"読出し"コマンドビットをホストインタフェース バスコントロールレジスタにセットする。その後、ホス トインタフェースバスコントローラは、Rバス読出しサ イクルを作動させる。1回に8ビットずつ、各々Rバス クロックの周期で、アドレスはRバスデータラインに与 えられる。第一サイクルの間、バスコントローラは "同 期"Rバスコントローララインに、Rバスサイクルが開 始していることを表明する。その後、"読出し"Rバス コントロールライン及びRバスクロックが5回目の周期 を成し、アドレス指定されたパスインタフェースコント ロールロジックブロックが、その読出しオペレーション を完成させることができる。Rバスクロックが6回目の 周期を成す間、アドレス指定されたバスインタフェース コントロールロジックブロックが、読出しデータを8個 のRバスデータラインに伝送する。バスコントローラは このデータを捕捉し、ホストインタフェースバスデータ レジスタにロードするとともに、"コンプリート"コマ ンドビットを、ホストインタフェースバスコントロール レジスタにセットする。"コンプリート"ビットを認識 するホストプログラムをセットし、データを読出し、

"コンプリート"ビットをクリアする。ホストプログラムが"書込み"コマンドビットをセットし、書込まれるべきデータをホストインタフェースデータレジスタにロードすることを除き、ロケーションの書込みも同様である。バスコントローラは、5回目のクロック周期において"読出し"Rバスコントロールラインを主張することはなく、6回目の周期においてデータをRバスデータラインに伝送する。この時、データがアドレス指定されたバスインタフェースコントロールロジックブロックによって捕捉される。ロジックチップ中に構成されるバスインタフェースコントロールロジックブロックは、上述した動作に従って、有限状態マシンと、完全に慣用となっている方法で制御された機能を用いてRバスを接続するデータパスとを具えている。

【0056】1.5.3 構成バス

構成バス及びその使用とオペレーションとを構成セクションで説明する。バスは、ホストインタフェースを介してホストコンピュータによって制御される。バスを、データレジスタ及びコントロールレジスタを介してホストコンピュータにインタフェースさせる。これらのレジスタを慣用の方法でホストインタフェースハードウエアによって構成し、ホストコンピュータのメモリ又は入力/出力スペースに設ける。ホストコンピュータにおいてランする構成プログラムにって、構成バスデータレジスタに合きれるデータを構成バスデータパスに伝送する。ホストコンピュータが構成バスコントロールレジスタに書込みを行う場合、ホストインタフェースハードウエアは構成バスクロックを1周期させる。

【0057】1.5.4 コントローラ及びクロック発生

器のリセット

リアライザシステムのリセットコントローラは、2つの リセット信号を発生させる。システムリセット信号を、 すべてのロジック及び相互接続チップのリセット入力ピ ンに接続する。ホストが主張する場合には、すべてのチ ップをリセットモードにし、構成の準備状態にする。慣 用的な設計による1以上のプログラム可能なクロック信 号発生器は、すべてのLチップの I/Oピンに分配され る出力信号を有している。ホストは、その出力周波数を 制御し、サイクルを停止させること、再びサイクルさせ ること、特定回数サイクルさせること、連続的にサイク ルさせること等が可能である。ホストは、リアライザシ ステムにおいて実現される設計部のクロック発生器とし て使用される。クロック信号を制御することによって、 設計部のオペレーションを制御する。設計部のリセット 信号を、すべてのレチップのI/Oピンに接続する。設 計部のリセット信号を、リアライザシステムにおいて実 現される設計部をリセットする手段として用いる。これ らの信号は、リアライザシステムによって実現される設 計部との接続に利用することができる。特別な特性を入 力設計ファイル中の回路網に組み込むことによって、入 力設計部中の回路を、システムリセット又はクロックと して選定する。 設計部リーダはこの特性を認識し、回路 網を設計データ構造のリセット又はクロック回路網とし て特徴づける。設計変換システムの相互接続及びネット リスティング部分によって、この回路網をハードウエア の設計リセット信号又はクロック信号に接続された I/ Oピンに割当てる。

【0058】2 リアライザ設計変換システム リアライザ設計変換システムは、設計部リーダ、基本要素コンバータ、パーティショナ、ネットリスティング及び相互接続システム、ERCGAネットリスト変換ツール及び構成ファイルコレクタを具えている(図43)。ここでは、入力設計ファイルを入力として用い、出力として構成ファイル及び対応テーブルファイルを作成する。これらは、リアライザハードウエアを構成、使用するための種々の応用に用いられる。入力設計を変換するために・

- 1)設計部リーダを用いて、設計部をメモリデータ構造に誘込む。
- 2) 設計部データ構造中の基本要素を、ホストEDAシステム固有の基本要素から、ERCGAネットリスト変換ツールと適合するネットリストファイル中に送信することのできるロジックチップ基本要素へ変換する。
- 3)パーティショナを用いて、各構成要素をどのロジックチップに対して使用するかを決定する。
- 4) ネットリスティング及び相互接続システムを用いて、リアライザハードウェアシステム中の各ロジックチップ及び相互接続チップに対するネットリストファイルを出力する。

- 5) ERCGAネットリスト変換ツールを繰り返して使用することによって、各ネットリストファイルを、対応する構成ファイルへ変換する。
- 6) 簡単な方法である構成ファイルコレクタを用いて、 各ロジック及び相互接続チップの構成ファイルから、こ の設計部の単一構成ファイルへ送信される構成データを 捕捉し、これを用いてリアライザハードウエアを構成す る。

ここで説明した設計変換のための方法を、注意したことを除いて、入力設計部のロジックゲートとフリップフロップとの組合せの変換に用いる。これらの方法の変形例を用いて、特定目的の基本要素を変換する。これらの変形例については該当するセクションにおいて説明する。

【0059】2.1 設計部リーダ

設計部リーダは、入力設計部ファイルを読出すとともに 対応する設計部データ構造を構成する。

【0060】2.1.1 入力設計ファイルの要件 ホストEDAシステムによって作成される入力設計ファ イルは、基本要素及びこれらの入出力ピンに関する記述 と、2以上のピンを互いに相互接続するとともに、設計 部の入出力端子と相互接続する回路網に関する記述とを 有している。入力設計ファイルは、ネームのような、基 本要素、ピン及び回路網に関連する情報も具えている。 入力設計ファイルは、リアライザ設計変換システムが読 出すことのできるように、基本要素の形態となっていな ければならない。"基本要素"とは、ゲート、フリップ フロップ又はメモリデバイスのような基本的ロジック素 子である。設計者が特定することのできる基本要素によ って規定される、より高レベルの構成を、リアライザシ ステムの読出し前に、EDAシステムによって構成基本 要素に変える必要がある。入力設計部において許容され る一組の基本要素の一例としては、以下のMentor Grapl rics Quick Sim 基本要素がある。これは、好適例にお いて読出される:

- ・25個までの入力端子を有する簡単なゲート(BU F, INV, AND, OR, NAND, NOR, XOR, XN OR)
- ・特別ゲート(DEL:ディレイ要素;RES:抵抗器;NULL:開放回路)・トライステート出力である無方向性伝送ゲート(XFER)
- ・記憶デバイス(LATCH 、レベル感応フリップフロップ又はREG、クロックされたフリップフロップ)・メモリデバイス(RAM又はROM)

【0061】2.1.2 設計部データ構造

設計部リーダは、設計部データ構造を構成し、これを用いて基本要素を、ロジックチップネットリスティングに 適した形態に変換し、基本要素をロジックチップサイズ の区分に分割し、いかにしてロジックチップを相互接続 するかを決定する。また、最終的には、設計部データ構 造を、各リアライザロジックチップのネットリストファ イルへと読出す。データ構造は、設計部の各基本要素、各ピン及び各回路網のレコードから成っている。各レコードは、関連に応じて、他のレコードに対するエンティティ及びリンク(すなわちポインタ)についてのデータを具えている。

- ・ "基本要素" とは、ゲート、フリップフロップ又は、 メモリデバイスのような基本ロジック要素である。
- ・各基本要素は、基本要素レコードによって表現される。基本要素レコードは、そのタイプ及び対象識別子のような基本要素に関するデータを有するとともに、他の基本要素とのリンクを有している。
- ・基本要素レコードは二重にリンクされたリストである。
- ・ピンとは、基本要素の入力接続又は出力接続である。
- ・基本要素のピンは、基本要素レコードと隣接して配置されるとともに、ピンネーム、ピンが反転されているかどうか、ピンの出力ドライブ等のピンに関するデータを有する、一連のピンレコードによって表現される。
- ・各基本要素は、一つの出力ピンのみを有しており、これを、任意のピンレコードとすることができる。
- ・ "回路網"とは、相互接続されたピンの集合である。
- ・各回路網は、回路網レコードによって表現される。この回路網レコードは、その対象識別子のような回路網についてのデータを有するとともに、他の回路網へのリンクを具えている。
- ・回路網レコードを、<u>二重</u>にリンクされたリスト中に設ける。
- ・回路網のピンを、単一リンクの循環リスト中に設ける。
- ・各ピンレコードも、ピンの回路網へのリンクを有して いる。
- ・各回路網レコードは、回路網中の一つのピンへのリンクを有している。

図44aは、回路網の簡単な例を示しており、図44bは、設計部データ構造を用いて回路網をどのように表現するかを示している。

【0062】2.1.3 設計部リーダの方法論 設計部リーダは、入力設計ファイルから実現されるべき 設計部を説出すとともに、対応設計部データ構造を構成 することを目的としている。ここでの説明は、Mentor G raphics 設計ファイルに適合している。他も同様であ る。設計ファイルは、設計部中の各基本要素に対して、 インスタンス (instance) と称するエントリを有してい る。設計ファイル中のインスタンスに取付けられた基本 要素の特定のアスペクトについての情報が特徴である。 以下に示す各工程の括弧内のネームは、好適例において 用いられる実際のルーチンのネームである。

1)基本要素のレコードと、設計ファイル中の各基本要素に対するメモリ内データ構造中のピンのレコードとを以下のように作成する:各設計ファイルの基本要素の各

インスタンスは:基本要素のタイプが何であるかを読出 す(get_dfi_model_type)。ユーザ が規定したこの基本要素の配置についての情報が存在す る場合には、これを"1チップ"特性から得る。;設計 ファイルインタフェースを用いて、より高度な非基本的 インスタンスをサーチする。このインスタンスはこの基 本要素を具え、同様に特性を調べる(get_dfi_ 1 c h i p)。インスタンスの各ピンは: ピンのネーム 等の、ピンに関する任意の特性を捕捉する(get fipin info)。次のピンへ。メモリ内設計デ ータ構造中のレコードを、この基本要素及びピンに割当 てる(alloc_prim_and_pins)とと もに、基本要素レコードを満たす。各々のピンは: ピン レコードを満たす。(設計ファイル中の接続された回路 網の対象識別子ナンバを記憶し、トラックの識別子のナ ンバを、最大に維持する。)次のピンへ。次の設計ファ イルインスタンスへ。ポインタのテーブル(net_t able) を、ピンレコード(ピンポインタ)に割当て る。各構成し得る回路網に対するピンレコードに対象識 別子ナンバで索引を付ける。最初はNULLとする。上 記最大識別子ナンバに従ってテーブルを作る。

2) 各回路網のピンレコードをリンクし、以下のよう な、循環的にリンクされたリストとする:メモリ内デー タ構造中の各基本要素レコードにおいて: 各ピンレコー ドは: 'i d' を、このピンの接続された回路網の対象 識別子ナンバとすると、net_table [id]が 非NULLピンポインタを有している場合、これをこの ピンレコードの "next pin" リンクヘコピーす る。このピンに対するピンポインタを、net_tab le[id]に入れる。次のピンへ。次の基本要素へ。 3) 各回路網に対する回路網レコードを以下のように作 成する:net table中の各ピンポインタは:回 路網レコードを割当てる。リンクを用いて、回路網レコ ードを、ピンポインタの指示するピンに接続する。対象 識別子ナンバを用いてアドレス指定を行うことにより、 設計ファイルインタフェースから回路網に関する情報を 得る(dfi_get_net,get_dfi_ne t_info)。この回路網におけるピンレコードの循 環リスト中の各ピンについて:回路網レコードに指示す る。次のピンへ、循環リストを閉じる:最終ピンを最初 のピンにリンクさせる。次のピンポインタへ。net table記憶機能を解除する。

4) 内部メモリ設計データ構造が終了し、設計部変換プロセスの後段が必要とする実現されるべき設計部についてのすべてのデータを表示する。

【0063】2.2 基本要素コンバータ

基本要素変換は、Mentor Graphics Quick Sim 基本要素 のような、ホストが特定する基本要素からの設計部デー タ構造中の基本要素を、ERCGAネットリスト変換ツ ールと適合させ、ネットリストファイル中に送出される ロジックチップ指定の基本要素に変換することを目的と している。この変換のいくつかは、簡易且つ直接的なも のであり、単に、基本要素のタイプ及びピンネームのみ を置換えるのみである。その他の変換はかなり複雑であ る。以下に示す特定の引用例は好適例のためのものであ り、Mentor Graphics 入力設計ファイル中に存在するMe ntor Graplics Quick Sim のホストが特定する基本要素 と、Xilinx LCAロジックチップが特定する基本要素 とを使用する。設計部のゲートが、ロジックチップの特 定するゲート基本要素中で許容されるよりも多くの入力 端子を有している場合、このゲートを等価な機能を有す るゲートの回路網で置換える。このゲート回路網の各々 は許容数の入力端子を有している。このような置換を行 うために、ゲートの基本要素レコード及びピンレコード を取り除き、新しいゲートの基本要素レコード及びピン レコードと、回路網中の新しい回路の回路網レコードと を加え、置換えられたゲートに接続されているピン及び 回路網のピンレコード及び回路網レコードにリンクする (図45a)。設計部のフリップフロップが、ロジック チップの特定するフリップフロップ基本要素において利 用することのできない機能を有している場合、フリップ フロップを等価な機能を有するゲートの回路網で置換え る。まず第1に、回路網を解析し、機能を常に一定の値 ではない回路網に接続するかどうかを調べる。例えば、 ホストが特定する基本要素REGを、常に一定の値では ない活動回路網に接続されたダイレクトクリア入力及び ダイレクトセット入力の両方を用いて使用する場合に、 メモリ内設計部データ構造における基本要素を、必要に 応じて機能する747TTLフリップフロップロジック パートに用いられるのと類似のゲートの回路網で置換え る。しかし、ダイレクトセット入力を、グランド回路網 のような常にロジック値ゼロの回路網に接続する場合、 すなわち、例えばグランド回路網に接続された1つの入 力端子を有するANDゲートの場合には、ダイレクトク リアのみが実際に必要とされ、その代わりにロジックチ ップDフリップフロップを代用する。S_RAM基本要 素は、アドレス入力端子、双方向性データポート、読出 しイネーブル及び書込みイネーブルを有するランダムア クセスメモリである。RAM基本要素を、1以上のリア ライザ設計部メモリモジュール中に作成する。基本要素 変換ソフトウエアは、S RAMを利用可能な設計部メ モリ構成と直接的にマッチする1以上のX_RAM基本 要素に変換する。S ROM(出し専用メモリ)基本要 素は、イネーブル入力端子が存在せず、且つ、ROMの 内容を含むファイルを付加していることを除き、S_R AMと同様のものである。S_ROM基本要素を設計部 メモリ構成と直接マッチする1以上のX_ROM基本要 素に変換する。X_ROMは読出しイネーブル入力端子 を有しているが、書込みイネーブルを有していない。内 容ファイルのパスネーム及びもとのS ROMに対する

そのロケーションを、各X_ROM基本要素を用いて記憶する。リアライザハードウエアをこの設計部を用いて構成する場合、構成システムがパスネームを用いて、X_ROM内容を取り出すとともに、これらをホストインタフェースを介して設計部メモリにロードする。分離入出力データポートを有する S_RAMは同様に操作される。しかし、これはMentor Graphics Quick Sim 基本要素中には設けない。オリジナル設計部のピン及び回路網は、初期特性すなわち "inits"を送信し、ある場合に持続的に幾つかの初期値を送信していることを示している。既知の値(O又は1)である持続的な初期特性がリアライザシステムによって観測され、ピン又は回路網を適切な"グランド"(すなわち、ロジック値1)の回路網に接続する。特定のMentor Graphics の場合では:

- T、X、R及びZの初期特性を無視する。OSF(=0=0S)又は1SF(=1=1S)のみを観測する。
 ・回路網、すなわち、回路網の任意の出力ピンの0SF又は1SFによって、出力ピンをグランド又はVCC回路網の一部分とする。
- ・入力ピンのOSF又は1SFとによって、このピンを 絶縁し、グランド又はVCC回路に接続する。

【0064】オリジナル設計部の出力ピンは種々の強さ のドライブを伝達し、シミュレータによって形成される べき出力構造のタイプを示す。リアライザシステムは、 基本要素変換の際に、幾分これらの強さを観測する。出 力端子を、ハイのときにドライブの強さが零であり、ロ 一のときにドライブの強さが強であるように特徴づける 場合、出力端子はオープンコレクタとして識別され、こ れを他の同様の出力端子及びレジスタに、ロジック設計 者が"ワイヤード・アンド"回路網(図45b)と称す る形態で接続するのが正当的である。同様に、ローのと きにドライブの強さが零であり、ハイのときにドライブ の強さが強である出力端子はオープンエミッタであり、 "ワイヤードオア"を形成するのに用いられる。最終的 にイネーブルされなければ、XFER基本要素の出力ビ ンはドライブを有さず、他のXFER出力端子及びレジ スタと配線され、"トライステート"回路網を形成する (図45c)。これらの構造のすべては、基本要素変換 システムによって認識され、トライステート回路網のセ クションにて説明したように、等価な機能を有する積の 和のロジック回路網に変換される。特定のMentor Graph ics の場合:

- ・X-ステートドライブの強さを無視する。
- ・1以上のXFER出力端子を回路網に接続することができるが、他の出力端子を接続することはできない。例外としては、入力ピンをグランド又はVCC回路網に接続しているRES(抵抗器)を接続することもできる。XFERがイネーブルされない場合、回路網値はロジック値ゼロであり、VCCに接続されたRESを接続しな

い場合には、ロジック値1となる。1より多くのXFE Rをイネーブルする場合、結果は論理的ORとなる。

・OC/OE出力端子(SZ/ZS)は、同様のドライバを用いても駆動することのできる回路網のみを駆動することができる。駆動されていない場合、OC回路網はハイとなり、RESを接続しているかどうかを無視してOE回路網はローとなる。

RZ、ZR、RSS、SRXはZZ出力ドライブを有 する基本要素を、エラーなしで除去する。

・以下の出力回路網の条件によって致命的な誤りが生じる:すなわち、1より多くのストロング(strong)、ストロング及び抵抗器、1より多くの抵抗器、XFER及びストロング、XFER及びSZ, XFER及びZS、抵抗器を有していないSZ又はZS、ストロングを有するSZ又はZS、SZ&ZSである。

【0065】Mentor Graphics ホスト及びXilinx LC Aを有する好適例の基本要素を変換するための特別な手続は、以下に示すとおりである(サブルーチンのネームが各ヘッダの後に続いている):

1) ホストが特定する基本要素のLCA基本要素への初 期変換 (convert_s_to_x)。ホストが特 定する基本要素は、上述のMentor GraphicsQuick Sim セットから成り、 'S__'プレフィクスを用いてネーム が付けられる。LCAが特定する基本要素は、Xilinx.x nf仕様から成り、'X_'プレフィクスを用いてネーム が付けられる。各基本要素は:S_INVの場合、X_ INVと置換え、ピンのネームを置換える。S_BUS の場合、X_BUSと置換え、ピンのネームを置換え る。S_RESの場合、X_BUF、RRドライブと置 換え、ピンのネームを置換える。S_DELの場合、I N&OUT回路網を結合する。S_AND、S_NAN D, S_OR, S_NOR, S_XOR, S_XNOR の場合、X_AND、X_NAND、X_OR、X_N OR、XXOR、X XORと置換え、ピンネームを置 換える。(25ピンよりも多い場合、エラー)S_RE Gの場合、X_DEFと置換え、ピンネームを置換え る。S_LATCHの場合、X_DLATで置換え、ピ ンネームを置換える。S_XFERの場合、後にまでピ ンネームを後にまで残しておく。S_NULLの場合、 ピンネームをデリートする。S_RAM又はS_ROM の場合、ピンネームを後にまで残しておく。次の基本要 素へ。

2) 初期特性の処理(get__init)。メモリ内設計部データ構造中の2つの回路網は特別なものである。: すなわち "gnd" (ロジック値0)及び "VCC" (ロジック値1)である。各回路網は:回路網の初期特性がOSFである場合、gnd回路網が、初期特性がOSFであることを認識できない場合、次の回路網へ、認識できる場合には、この回路網をgnd回路網と組合せ、次の回路網へ。回路網の初期特性が1SFであ

る場合、VCC回路網が、初期特性が1SFであること を認識できない場合、次の回路網へ、認識できる場合に は、この回路網をVCC回路網と組合せ、次の回路網 へ。各出力ピンは: ピンの初期特性がOSFの場合に は、gnd回路網が、初期特性がOSFであることを認 識できない場合には次の回路網へ、認識できる場合に は、この回路網をgnd回路網と組合せ、次の回路網 へ。ピンの初期特性が1SFの場合には、VCC回路網 が、初期特性が1SFであることを認識できない場合に は、次の回路網へ、認識できる場合には、この回路網を VCC回路網と組合せ、次の回路網へ。次のピンへ。次 回路網は: ピンレコードを、リスト中に入れる。各入力 ピンは:ピンの初期特性が0SFであり、且つこの回路 網がgnd回路網でない場合、ピンを回路網から切り離 し、gnd回路網に接続する。ピンの初期特性が1SF であり、且つこの回路網がVCC回路網でない場合、ピ ンを回路網から切り離し、VCC回路網に接続する。次 のピンへ。次の回路網へ。

3)すべての出力ビンをチェックし、リアライザシステムのドライブの強さに影響を与えないで基本要素を取り除くとともに、常にイネーブル又はディゼーブルされているXFERを取り除く。各基本要素は:出力ビンがドライブSS、RR、SZ又はZSを有していない場合、次のピンへ。出力ビンがRZ、ZR、RS、SR又はZZを有している場合には、出力ビンを切り離し、除去する。出力ビンがS_XFERである場合:EO(イネーブル)ピンが常にローである場合には、基本要素をデリートする。EOピンが常にハイである場合、BUFを代用する。次の基本要素へ。

4) 不法なマルチ出力接続を選別し、ワイヤードOR, ワイヤードAND及びトライステート回路網及びこれら のドライバを識別し、変換する(wired-nets)。各回路 網は:ピンレコードを、リスト中に入れる。XFER出 カピン、入力ピン及びnon-XFER出力ピンを数え る。これらのピンは、ストロング (strong) かつレジス ティブ (resistive) なSZ (オープンコレクタ) 又は 2S (オープンエミッタ) である。ストロングを有する 又はドライブ強度を有しない唯一の出力ピンの場合、次 の回路網へ。1以上のレジスタを接続する場合、すべて のレジスタを、'VCC' (プルアップ) 又は 'gro und' (プルダウン) のいづれか一方に接続している ことを確認し、いづれかを記憶する。以下の場合には、 エラーであり、イグジット (exit) する:1より大きな ストロング、1より大きなレジスタ。XFER及びスト ロング、XFER及びSZ、XFER及びZS。レジス タを有していないSZ又はZS、ストロングを有するS Z又はZS、SZ及びZS。1ストロング且つ1レジス タの場合には、レジスティブドライブを有する基本要素 をデリートする。1より大きなS2の場合: (オープン コレクタ ワイヤードAND)各出力ピンは:レジスタ

の場合、出力ピンがプルアップであることを確認し、こ れをデリートする。レジスタでない場合には、このピン ののドライブをストロングとし、X-INVを構成し、 この入力端子を出力ピンに接続するとともに、この出力 端子を回路網に接続する。次のピンへ。回路網を"フロ ーティングハイ"トライステート回路網として特徴付 け、OR/NORゲートを用いて、相互接続によってこ れを構成する。1より多くの25の場合: (オープンエ ミッタ ワイヤードOR)各出力ピンは:レジスタの場 合:ピンがプルダウンであることを確認し、その後、こ れをデリートする。レジスタでない場合は、ピンのドラ イブをストロングにする、次のピンへ。回路網を"フロ ーティングロー"トライステート回路網として特徴付 け、インタコネクタによって、ORゲートを用いこの回 路網を構成する。Oより多くのXFER且つレジスタ無 し、又は、プルダウンの場合: (トライステート"フロ ーティングロー") 各S-XFERは: AND IOを 構成するXFER EO(又はENA)及びAND I 1を構成するXFER10を用いて、S-XFERを X-ANDに変換する。次のS-XFERへ。任意のレ ジスタ基本要素をデリートする。回路網を"フローティ ングロー"トライステート回路網として特徴付け、OR ゲートを用いて、相互接続によってこれを構成する。0 より多くのXFER基本要素且つ、プルアップの場合: (トライステート"フローティングハイ") 1個のS-XFER基本要素の場合:NAND10を構成するXF ER EO (又はENA) 及びNAND 11を構成する XFER10を用いて、S-XFERをX-NANDに 変換し、反転する。1より多くのS-XFER基本要素 の場合: 各S-XFERは: AND10を構成するXF ER EO (又はENA) 及びAND 1 1 を構成するX FER10を用いて、S-XFERをX-ANDに変換 し、反転する。次のS-XERへ、レジスタ基本要素を デリートする。回路網を"フローティングハイ"トライ ステート回路網として特徴付け、OR/NORゲートを 用いて、相互接続によってこれを構成する。次の回路網 ^.

5)等価な機能を有するゲート回路網を用いて、LCAが特定するゲート基本要素中に許容されるよりも多くの入力ピンを有する任意のゲートを置換する。ゲート回路網の各々は、許容数の入力端子を有している。(wide-gates)各基本要素は:そのゲート及び入力端子が5よりも多く、25以下である場合(XC3000ロジックチップを用いるものと仮定する):同一種類の最終出力ゲートを構成する。その出力端子を、オリジナル出力端子及びコピー特性に接続する。必要とされる、より小さな入力ゲートの各々は:(ANDまたはNANDオリジナル等のためのANDを用いて)ゲートを割当てる。ゲートの入力端子を最終ゲート入力端子に接続する。ゲートの入力端子を最終ゲート入力端子に接続する。次のゲートへ。オリジ

ナルのワイドゲートをデリートする。次の基本要素へ。 6) フリップフロップの機能をチェックするとともに、 LCAの制約に合致すように配置する。XC3000シリーズ を用いる場合、フリップフロップはダイレクトクリアを 有するがダイレクトセットは有しておらず、従って両者 を有するわけではない。すべてのS-DEFは、セット 及びクリアのためのピンを有しているため、基本要素 は、ピンを有しているといないとにかかわらず、置換え る必要がある。XC3000はラッチをサポートしないため、 ラッチを、等価なゲート回路網で置換える必要がある (flops_for_3K)。各基本要素は:基本要素 がDLAT又はDEFである場合:各ピンを記憶すると ともに切離す。SD及びRD回路網がゲートを介して、 直接又は非直接的に 'ground' 又は 'VCC' で あるかをチェックすることによって、SD及びRDが常 にローであるかどうかを見出す。各基本要素がDLAT である場合:ゲートの回路網中に組込み、必要な場合に のみ、SD及び/又はRDのためのゲートを具えるラッ チを構成する。オリジナル基本要素及びピンレコードを デリートする。各基本要素がDLATでなく、DEFで ある場合:SDが常にローの場合、SDを用いずにX-DEFを構成し、これを接続する。SDがローでなく、 RDがローの場合、入力端子及び出力端子にX-INV を用いてX-DEFを構成し、これを接続し、X-DE FのRDピンを、SD回路網に接続する。SDが常にロ ーではない場合、6個の3-入力NAND及び2INV の回路網に組込み、TTL7474 と同様に、セット及びクリ アを有するDEFを構成する。オリジナルの基本要素を デリートする。次の基本要素へ。

7) S-RAM及びS-ROMを、X-RAM及びX-ROMに変換する。各基本要素は:基本要素がS-RA M又はS-ROMである場合:そのハイト (height) (ワード数)を、アドレスピン(ハイト=2~ピンカウ ントの累乗)及び、データピンナンバと等しいアドレピ ンの幅をカウントすることによって決定する。各利用可 能な設計部メモリ構成は:S-RAM/ROMハイト を、設計部メモリハイトで割算し、必要なモジュールの 行数を得る。S-RAM/ROMの幅を設計部メモリの 幅で割算することにより、必要なモジュールの列数を得 る。この構成のために必要なモジュールの総数は行掛け る列である。次の構成へ。必要なモジュール数が最小と なる構成を選択する。行よりも多くのモジュールを必要 とする場合、モジュールの各行に対する出力端子とハイ オーダのアドレス回路網に接続された入力端子とを用い て、デコーダの基本要素及び回路網を構成する。各行 は:(X-RAMのみ)2個の入力端子を用いて書込み イネーブルのためのANDゲートを構成する: 2個の入 力端子とは、この行のデコーダ出力端子及びS-RAM 書込みイネーブルである。2つの入力端子を用いて、行 読出しイネーブルのためのANDゲートを構成する:こ

の2個の入力端子とは、この行のデコーダ出力端子及び S-RAMリードイネーブルである。次の行へ。モジュールの各行について、:各コラムは:X-RAM/RO M基本要素を構成するとともにその構成を記憶する。X-ROMの場合、そのファイルネーム及び行数及び列数 を記憶する。X-RAM/ROMの読出し及び書込みイネーブルピンを、この行の(X-RAMのみの) 読出し 及び書込みイネーブルピンに接続(又は、この行が1つ のみの場合には、S-RAMのイネーブルピンに接続) する。X-RAM/ROMのアドレスピンを、より低オーダのアドレス回路網に接続する。X-RAM/ROM のデータピンを、この列に対応する一組のデータピンに 接続する。次の列へ。次の行へ。オリジナルのS-RA M/ROM基本要素をデリートする。次の基本要素へ。 【0066】2.3 パーティショナ

リアライザハードウェアはユニット及びサブユニットの 階層から成っている。すなわち、ボードは論 理チップを具え、ボックスはボードを具え、ラックはボックスを 具える等である。各ユニットは、ユニット固有のロジック及び他のユニットとの相互接続のための容量を有している。実現すべき設計部をこの階層に応じて区分化し(すなわち、サブ分割し)、基本要素の多重クラスタとする。各ボックスのロジック及び接続容量に応じて作成された一組のボックス区分を設ける。これらの区分の各々を、ボードのサブ区分に分割する等により、単一の論理チップにプログラムするのに十分な程小さな区分に分割する。同様の分割化方法を、階層の各レベルに順次適用する。分割化の目的とは:

- 1)各基本要素を、ボックス、ボード及びロジックチップに割当てること、
- 2) ユニット(ボックス、ボード又はロジックチップ) の相互接続能力の下、区分と接続している回路数を保持 すること、
- 3) ユニットの限界内で分割化に用いられるロジックの 量を保持すること、および
- 4)区分の総数すなわち使用されるユニットの総数を最小にすることである。

【0067】2.3.1 分割化方法

ここで説明する好適分割化方法は、"カット(CUT)回路網"(クラスタの外部における基本要素の接続)の数が最小であり、お互いに高密度で相互接続されたロジック基本要素を密集させるプロセスに基づくものである。各クラスタは、ボックス、ボード又はレチップに対応する区分である。前記プロセスは、以下において指摘する、相当な改良を伴うPalesko 及びAkers の従来の区分化方法(Chet A. Palesko, Lex A. Akers, "Logic Partitioning for Minimizing GateArrays", IEEE Trans, CAD, NO.2, pp. 117~121, April 1983)に基づいている。すべての基本要素を初めから見えているクラスタに、割当てられていない基本要素から成る"ナル(mul

1) クラスタ"を設ける。まず、ナルクラスタからシード(seed) クラスタを選択し、その後、これをリピートし、すべてのナルクラスタ基本要素の "利点"を計算し、最も大きな利点を有する基本要素を選択することによって各クラスタを形成する。基本要素の利点が大きくなるにつれて、ロジッククラスタに組込むのに適したものとなる。

【0068】2.3.2 有利な機能

部分的な利点とは、この基本要素をクラスタに組込む場 合にこのクラスタのカット回路網の数がどのように変化 するかに基づくことである。ユニットを最大相互接続可 能性以下に保持するために、クラスタのカット回路網総 数をカウントする必要がある。基本要素のピンを具えて いる各回路網は垂直となっており、基本要素を組込むも のを仮定すると、 閉回路網、"多数カット"の回路網 又は"単一カット"の回路網のいずれかに分類される。 一つのみの接続をクラスタの内側に設けると単一カット 回路網であり、1より多くの接続をクラスタの内側に設 けると多数カット回路網となる。閉回路網は、全体がク ラスタ中に含まれる回路網をいう。図46は、クラスタ と、3個の回路網S、M及びEによって接続された5個 の基本要素とを示すとともに、影を付けた基本要素をク ラスタ中に移動させるとどうなるかを示している。クラ スタのカット回路網数を1個増加させると、回路網S は、単一カット回路網となり、カット回路網数を1個減 少させると、回路網Eは、閉回路網となる。回路網M は、クラスタのカット回路網数を増加、減少させても多 数カット回路網であり、このため無視される。クラスタ 回路網の変化は、単一カット回路網と閉回路網との差で ある。すなわち:

(クラスタカットの変化) = (単一カット回路網) ー (閉回路網)

好ましい有利な機能とは、各基本要素の個数を定め、クラスタに組込むには、どの基本要素を選択するのが最適かを決定することである。最大数のピンと最も強固に接続された基本要素を選択するのが最適である。この機能は、Palesko andAkers の分割化に関する最初の有利な機能である。すなわち:

〔クラスタカットの変化〕>0の場合:〔利点〕=〔基本要素のピン数〕/〔クラスタカットの変化〕

〔クラスタカットの変化〕≦0の場合:〔利点〕=〔ー (クラスタカットの変化)*100]+100+〔基本 嬰素のピン数〕

この基本要素をクラスタに組込む場合、クラスタカットの数が増加する。多くのピンを具えれば具える程、加えるカット回路網の数が少なければ少ない程優れている。クラスタのカット数が減少する場合、減少の程度は100倍となり、100が加えられ、カットを減少させない、いかなる基本要素の利点よりも大きな利点が得られることを保証している。クラスタカットが減少している

場合、ピンの数を増やし、接続を断ち切ることにより、基本要素を、更に多くのピント結び付ける。好適な方法で用いられる改良とは、クラスタカットが増加する場合に、ピン数の項をピン数/カット変化の比に加えることである。この変更は、前記比が等しい場合に、より多くのピンを有する基本要素を選択することによって、初期シード選択を改善することができる。前記比を10倍することにより、ピン数単独よりも効果的にする。このことは、好適且つ有利な機能である。すなわち:

〔クラスタカットの変化〕>0の場合: 〔利点〕=(〔10*(基本要素のピン数))/〔クラスタカットの変化〕)+〔基本要素のピン数〕

〔クラスタカットの変化〕≤0の場合: 〔利点〕= [-(クラスタカットの変化) *1000] +100+ [基本要素のピン数]

【0069】2.3.3 クラスタの構成

初めに、すべての基本要素をナルクラスタ中に配置す る。ユーザは、選択するレチップ、ボード等を表示する 特性を入力設計部に付加することによって、基本要素を 特定のクラスタ中に予め配置することができる。この 時、これらの予め配置された基本要素は、クラスタ情報 に関数するシード配置としての役割を果たす。このこと によって、ユーザは、タイミング感知基本要素又は他の 高優先基本要素を集めることができ、また、高優先基本 要素に強固に接続されている他の基本要素を集めること によって、分割化の結果を変えることができる。各々の 新しいクラスタに関して、始めに、新しいクラスタの未 配置の基本要素の利点を計算し、基本要素レコード中に 記録する。予め配置を設けない場合、最も有利な基本要 素(すなわち、最も大きな利点を有するもの)を、クラ スタの初期シード基本要素として選択する。最も有利な 基本要素の各々をクラスタ中に移動させた後、組込まれ た基本要素と同一の回路網におけるピンを有する基本要 素のみが、利点を再び計算する。他の基本要素は移動に よって影響を受けないので、クラスタのこれらの利点に 変わりはない。従って、クラスタが一杯になるまで、新 しい最も有利な基本要素をクラスタ中に移動させる。ク ラスタが一杯となる時を決定することは、ロジック容量 及び相互接続(すなわち、クラスタカット回路網)の両 方に依存している。基本要素を、クラスタ中に移動させ る場合、常に、基本要素によってクラスタ中のゲート数 が増加する。しかし、基本要素によって、カット回路網 は、必ずしも増加しない。減少することもあり得る。Pa lesko and Akers の方法による相互接続の限界に達する 場合、基本要素がロジック容量又は相互接続の限界を超 えないならば、最大よりも少ない利点を有する基本要素 をクラスタ中に移動させることができるが、局所的相互 接続の最大を超える場合には基本要素をクラスタ中に移 動させることはできない。ここで説明した方法を、以下 の点において改良する。すなわち:マーカ (marker)の

アレイを設ける。各マーカに対して、マーカは、起動可 能である。基本要素を1個ずつクラスタ中に移動させ る。各々の移動の後、クラスタカット回路網の数をチェ ックする。クラスタカット回路網の数がユニットの最大 利用可能相互接続機能以下の場合、移動を、相互接続が 可能なものとして認識される。最大ロジック容量の限界 に達した場合、最後の移動は、相互接続可能なものとは 認識されず、最後の移動が相互接続可能となるまでは移 動は行われない。ユニット(ラック、ボックス又はボー ド)をサブユニット(ボックス、ボード又はしチップ) に分割化するために:予め配置されていないすべての基 本要素をナルクラスタ中に移動させる。各クラスタは: 各ナルクラスタ基本要素の利点を計算するとともに記憶 する。起動カウンタの数をゼロにする。〔クラスタ基本 要素カウント〕く〔最大ロジック容量〕の場合、移動カ ウンタをインクリメントする。最も有利な基本要素をク ラスタ中に移動させる。どの基本要素を移動させるか を、移動カウンタに記録する。〔クラスタカット回路 網〕<〔最大相互接続容量〕の場合、move〔移動力 ウンタ〕=OKをマークする。「クラスタカット回路 網〕≥〔最大相互接続分量〕の場合、move〔移動カ ウンタ】=NOT OKをマークする。このクラスタに 接続された回路網の利点を計算する。次のリピートへ。 move〔移動カウンタ〕=NOT OKの場合、mo ve〔移動カウンタ〕に記録された基本要素をクラスタ から外へ移動させる。移動カウンタをデクリーメントす る。次のリピートへ、次のクラスタへ。区分化のプロセ スは、すべての基本要素を首尾よくクラスタ中に配置す るまで又はすべてのクラスタが一杯となるまで続き、プ ロセスが終了する。好適例の全設計部を区分化するため に: ラッチレベルのボックス、すなわち、各ボックス毎 に1個のクラスタに分割化する。この際:

〔最大ロジック容量〕 = 〔全ボックス及び最大相互接続容量〕 = 〔ボックス毎のY-Zパス〕

を用いている。各ボックスクラスタは:ボックスレベルのボードへの区分化、すなわち、各ボード毎に1個のクラスタに分割化する。この際:

〔最大ロジック容量〕=〔全ボード及び最大相互接続容量〕=〔ボード毎のX-Yパス〕

を用いている。次のボックスクラスタへ。各ボードクラスタは:ボードレベルのLチップへの区分化、すなわち、各Lチップ毎に1個のクラスタに分割化する。この際:

〔最大ロジック容量〕=〔Lチップ及び最大相互接続容量〕=〔Lチップ毎のL-Xパス〕

を用いている。次のボードクラスタへ。

【0070】2.3.4 容量の限界

この方法に用いられる最大ロジック容量の限界の決定は、使用するロジックチップの特性に依存している。Xi linx製のLCAを論理チップとして使用する場合、これ

らは、構成可能な論理ブロック(CLB) を基礎にして いる。CLBの各々によって、多くのゲート及びフリッ プフロップを具現化することができる。CLBの数は、 ゲート及びフリップフロップ機能、どの位多くの機能を 設けるか、どのくらい多くのピンを有するか、どのよう に相互接続するかに依存している。分割化前に設計部を CLBの形態に変換する場合、CLBを分割化された基 本要素とし、ロジック容量の限界はLCA中のCLBの 数に基づいている。分割化前に設計部をCLBの形態に 変換しない場合、ゲートを、分割化された基本要素とし てロジック容量の限界は、LCAに適合すべきゲートの 数に基づいている。ゲートが消費する容量の程度に応じ て、ゲートの重みをかけ、分割化の結果を改善する。各 クラスタを構成するのに用いられる限界は、必ずしもす べて同一である必要はない。ユニット間でロジック及び 相互接続容量特性を変える場合、適切に限界を設定して これらユニットのクラスタを構成する。

【0071】2.3.5 リアライザの区分化 プロセスを分割化することによって、設計部の各基本要 素に対する3ナンバボックス/ボード/チップロケーシ ョンが得られる。このロケーションは、設計部データ構 造の基本要素レコードに記憶される。このことによっ て、設計部回路網の各基本要素は、レチップ、ボード、 及びボックスに亘ってトレースすることができる。ネッ トのタイミングは、システムにおける回路網をトレース するとともに、相互接続クロスバーチップ及び論理チッ プを介して、ディレイを加算することによって評価され る。相互接続の段階では、回路網中に具えられた種々の ボックス/ボード/チップ基本要素の組合せ総数に基づ き、ネットリストをオーダする。このようにして、相互 接続は最も複雑な回路網から最も複雑でない回路網まで を保証する。最終的に、回路網及び回路網レコードの基 本要素が、レチップ及びクロスバーチップに亘って回路 網を明確に作成する情報を具えているので、局所的な図 式的ロジック変化を再度区分化する必要はなく、変化さ せられた回路網を具えるチップを更新する必要があるだ けである。これによって、設計部を再度区分化せずに設

【0072】<u>2.4 ネットリスティング及び相互接続</u> <u>システム</u>

計部を変換させることができる。

リアライザネットリスティング及び相互接続変換システムは、入力設計に応じて、リアライザハードウェアを構成するのに用いる、リアライザシステム中の各ロジックチップ及びクロスバーチップに関するネットリストファイルを構成することを目的としている。どのようにして部分的クロスバー相互接続をネットリストすべきかの決定を、次の3段プロセスの総合によって行う。

ステージ1:ステートメントは、各基本要素毎に設計データ構造中のすべてのロジック基本要素に関するロジックチップネットリストファイルに送信される。

ステージ2:完全に単一ロジックチップ中に含まれているトライステート回路網の加算ゲートに関するステートメントは、各回路網毎に送信される。

ステージ3:より多くのロジックチップ間を通る回路網の相互接続をネットリストする。各カット回路網毎に、すべてのチップにおけるこの回路網のすべての相互接続バッファ及び、クロスバーチップにおけるこの回路網の加算ゲートに関するステートメントを送出する。このプロセスの一部として、いかにして回路網を相互接続するかを明確に決定する。このプロセス自体は4個のステージを有している。

ステージ3a:どのようにして回路網が各クロスバー間を通り、且つ、どこにロジックチップドライバ及びレシーバを配置するかを示しているトリー(tree)を構成する。

ステージ3 b:クロスバーチップの各組の回路網を相互 接続する能力を評価する。

ステージ3c:この回路網を相互接続するクロスバーチップの最適な組を選択する。

ステージ3 d:組の選択及びトリー構造に基づき、バッファ及び加算ゲートに関するステートメントをロジック及びクロスバーチップネットリストファイルに送出することによって、相互接続をネットリストする。

このセクションでは、各ステージに用いられる技術について説明しており、完全な相互接続及びネットリスティング手続について詳細な規定と、二つの詳細な回路構成例を記述している。

【0073】2.4.1 シンプルな回路網及びトライステート回路網の相互接続構造

シンプルな回路網は、単一のドライバのみを有する回路 網である。ドライバを有するソースレチップは、信号 を、階層の上方へ向かってすべてのレシーバに及んでい るクロスパーチップに伝達する。レシーバを駆動するた めのパスを階層の下方に向かって接続し、すべての受信 レチップを駆動する。図47は、シンプルな回路網の相 互接続を示しており、詳細については以下に説明する。 トライステート回路網は、2以上のトライステート、オ ープンコレクタ又はオープンエミッタドライバによって 駆動される回路網である。このことは、設計部データ構 造中においては、2以上のドライバ(出力ピン)を有す る単一の回路網として示される。各ドライバを、基本要 素変換の間にドライバを変換して得られる1個のAND ゲート及び1個以上のレシーバ(入力ピン)である。ド ライバがイネーブルされない場合にゼロとなっている "フローティングロー"回路網を、1個以上の加算OR ゲートをANDゲートにより駆動することで実現する。 "フローティングハイ"ゲートは、ANDゲートに反転 データ入力を有しており、最終的な加算ゲートをNOR としている。同じ接続形態及び基本的な方法を、両ケー スに適用する。一般的な一方向性接続及び1以上の加算 ORゲートを用いて、積の和としてトライステート回路網を具体化する。ドライバのパスを、相互接続階層のXからZに向かって集中させ、ドライバを加算ORゲートに集める。最も高いレベルの加算ORゲート出力を、ロジック回路網の真の値、すなわち、そのソースとしている。ソースを相互接続階層の下方に向かって接続し、すべてのドライバを駆動する。結果的に、幾つかのチップ対(Z-X、X-Y及び/又はY-Z)は、2つのパスを必要としている。そのうち、一方のパスはドライバを加算ORゲートとつないでいるものであり、レシーバと出力とをつなぐものである。図48は、トライステート回路網の相互接続を示しており、詳細については以下に説明する。

【0074】2.4.2 ネーミング

固有のネームを有する回路網を用いて、論理チップ内の 相互接続をネットリストファイル中に規定する。これら の回路網は、設計部データ構造中の回路網と混同すべき ではない。各設計部回路網は、論理ロジックチップネッ トリストファイル中に片方の回路網を有し、入力設計フ ァイルに用いたのと同じ実際の回路網ネームをネットリ ストファイルに用いる。基本要素変換の間に設計部デー 夕構造に加えられる回路網に、人工的に発生させられた ネームを付ける。設計部データ構造中に存在しない回路 網を、ロジックチップ及びクロスバーチップネットリス トファイルに送出し、相互接続を特定する。ロジックチ ップ又はクロスバーチップ I/Oバッファと I/Oピ ンとの間の回路網、ANDゲートとトライステートの積 の和である加算ゲートとの間の回路網、及び、クロスバ 一加算を用いる場合に相互接続の上方及び下方に通って いる回路網、これらすべての回路網は設計部の単一回路 網と関連しているが、ネットリストファイル中の回路網 とは別個のものである。相互接続基本要素をネットリス トファイルに送出する際は、実際の回路網ネームを変更 し、これら相互接続機能の各々に対して別個の回路網ネ ームを提供する。次のチャートはネーム変更のすべてを リストしている。I/Oバッファとそのピンとの間のチ ップレベル毎に、1個のネームのみを使用する。これら のネームには、接続の他端におけるチップに従って番号 を付して独自性を持たせている。チップレベル毎に1回 よりも多く使用されるネームによって、クロスバーチッ プ内部接続を規定する。これは、このような多くの構成 し得るネーミングシステムの一例にすぎない。文字

"H'を、チャート中の実際の回路網ネームの代わりに 用いる。例えば、相互接続された回路網を 'ENABL E'と称する場合、ロジックチップ6から受信する入力 バッファ入力端子とそのI/Oピンとの間の回路網を 'ENABLE-D-6'と称する。

'N' :

Lチップ:このLチップを回路網のソースとする場合、 真の回路網値である。このLチップに唯一つのドライバ を設ける場合トライステートドライバである。

X, Y, Zチップ: 1個のチャイルド (child) ドライバを設ける場合、チャイルドからの入力バッファ出力ピンである。このチップを回路網のソースとする場合、チャイルドへの出力バッファ入力ピンである。

すべてのチップ: 親への出力バッファ入力ピンである。 加算ゲート出力端子。

'N_R' :

Lチップ: この回路網のソースをいずれかに設ける場合、真の回路網値である。

X, Y, Zチップ: このチップが回路網のソースではない場合、チャイルドの出力バッファの入力ピンである。 すべてのチップ: 親からの入力バッファ出力ピン。

'N_R_c':

X, Y, Zチップ: チャイルドへの出力バッファ出力ピンである。ここで'c'は、チャイルドのチップナンバである。

'N_P':

すべてのチップ:親からの入力バッファの入力ピン。 'N_D':

すべてのチップ:親への出力バッファの出力ピン。 'N_D_c':

X, Y, Zチップ: チャイルドからの出力バッファの出 カピン。ここで'c'はチャイルドのチップナンバであ

'N-P':すべてのチップ

親からの入力バッファの入力ピン。

'N-D': すべてのチップ

親への出力バッファの出力ピン。

'N-D-c':X,Y,Zチップ チャイルドからの入力パッファの入力ピン。

'N_OR_i':

Lチップ: 1より多くのドライバをLチップに設けた場合、トライステートドライバである。ここで 'i'は多くのこのようなドライバを識別している。

X, Y, Zチップ: 1より多くのチャイルドドライバを 設ける場合、チャイルドドライバからの入力バッファ出 カビン。

すべてのチップ:加算ゲート入力端子。

【0075】2.4.3 ステージ1:ロジック基本要素 のネットリスティング

ステートメントは、各基本要素毎に、設計部データ構造中のすべてのロジック基本要素に対するロジックチップネットリストファイルに送出される。基本要素を接続している回路網のネーミングを行い、以下のステージ3dの相互接続バッファに用いられるネーミングと一致させる。回路網のソースを同一の論理チップ中に設ける場合、入力ピンをこれらの本来の回路網ネームに接続する。このことは、閉回路網(カットがない回路網)に対して常に真であり、カット回路網のレチップを駆動する

際においても真である。 L チップをソースとしない場合、入力ピンをこれらの親レシーバの入力バッファに接続する。 出力ピンをロジックチップの加算ゲートに接続する場合を除き、 出力ピンをこれらの本来の回路網ネームに接続する。 出力ピンをロジックチップの加算ゲートに接続する場合、特定の回路網ネームを変更させる。

【0076】2.4.4 ステージ2:ロジックチップ加算ゲートのネットリスティング

完全に単一ロジックチップ中に含まれているトライステート回路網の加算ゲートに関するステートメントを、各回路網毎に送出する。上述した回路網ネームの変更を用いて入力端子を接続する。出力端子は本来の回路網ネームを駆動する。回路網が"フローティングハイ"であるかどうかに応じて、適切な出力検知(OR又はNOR)を用いる。

【0077】2.4.5 ステージ3:カット回路網相互 接続の決定及びネットリスティング

1より多くの論理チップ間を通っている回路網(カット 回路網)の相互接続をネットリストする。カット回路網 を、各々、ステージ3a、3b及び3cを介して一度に 処理する。

【0078】2.4.5.1 ステージ3a:相互接続トリーの構成

一時的なトリーデータ構造を構成し、相互接続プロセスを案内する。この一時的トリーデータ構造は、この回路網に基本要素を有するLチップと、相互接続を具体化するX、Y及びZチップと、各々の相互接続の要件を示すことによって、回路網の構造を表現する。各トリーレベルでの各ノードはシステム中のロジック又はクロスバーチップに対応しており、その下位のチャイルドノードにつながっているブランチを有し、ノード及び親のパスにつながっている相互接続パスに関するデータを以下のように記憶する:

レベル	<u>チップ</u>	相互接続パス
ルート	Zチップ	なし
第1レベル	Yチップ	Y-Zパス
第2レベル	Xチップ	X-Yパス
第3レベル	レチップ	L-Xパス

回路網中に含まれている各しチップは、回路網にいかに 多くの基本要素を有していても、トリー中の唯一個のノ ードで表現される。各ノードは以下のエントリを有して いる

チップナンバ:ボードのいずれかのしチップ、ボックスのいずれかのボード又はラックのいずれかのボックス。初期値はNULL。

D及びRカウント: このノードのパスに必要とされるドライバ(D)及びレシーバ(R)の数である。初期値はゼロ。

D及びRバス: (各L-X、X-Y又はY-Zバスで利用できるいくつかのバスナンバの中から) いずれかのバ

スナンバを用いて、ドライバがこのノードからトリーを上り、レシーバが降りる。初期値はNULLである。トップサム:このノードが下位にすべてのドライバを具える加算ゲートを有している場合、真と認識する。これを用いて、多数ゲートの積の和における最終ゲートを制御し、"フローティングハイ"の場合その出力反転を得る。初期値は偽である。

回路網が多数のボックスに及んでいない場合、ルートノ ード (root node) はナルエントリ及び唯一つの第1レ ベルノードを有している。回路網が多数ボードに及んで いない場合、第1レベルノードはナルエントリ及び唯一 つの第2レベルノードを有している。回路網が多数のし チップに及んでいない場合、回路網は、相互接続の必要 がなく、トリーを有していない。パーティショナによっ て割当てられた基本要素のロケーションに従って、設計 部データ構造中の回路網を操作しトリーを構成する。回 路網が1より多くのボックス又はボードに及んでいない 場合、必要とされないクロスバーレベルのノードをナル とする。このようにして、各しチップの駆動出力端子及 び受信入力端子の数をカウントするとともにレチップノ ード中に記憶し、Lチップの相互接続の必要性を確認す る。各Xチップノードにおいて、ドライバを有している レチップの数及びレシーバを有している数をカウント し、各Xチップが、どのような相互接続を設けなければ ならいかを確認する。同様に、各Yチップにおいて、駆 動及び受信Xチップをカウントし、Zチップにおいて、 Yチップをカウントする。最後に、トリーを分析し、ソ ースである回路網の真の値をレシーバに伝送するポイン トを決定する。簡単な回路網では1個のレチップの中に ソースを設けている。クロスバー加算を用いているた め、ソースをトライステート回路網のクロスバーチップ とすることもできる。通常、クロスバーチップがチャイ ルドチップ間にレシーバを有している場合、クロスバー チップをネットリストし、真の値を、そのより高レベル のペアレントチップから送信する。しかし、階層中にお いて、親チップより下位のチップがソースを有している 場合、親チップは、真の値を親チップ自体又はそれより 下位のチップから得る。このようにするために、クロス バーノードを走査し、ノード又はノードの派生がソース の場合にはレシーバカウントをゼロにセットする。

【0079】2.4.5.2 ステージ3b:各セットの 相互接続能力の決定

各乙チップが各ボックス中の同一のYチップを接続し、各Yチップが各ボードの同一のXチップを接続しているので、相互接続されたX、Y及び乙チップによって一組を形成する。リアライザシステムの好適例においては、64組を設けている。その各々は、1個の乙チップと、各ボックス中に1個設けている、乙チップを用いたY-乙パスを有する8個のYチップと、各ボードに1個設けている、各Yチップを用いたX-Yパスを有する64個

のXチップとを具えている。各々の組の対は、この場 合、同一のXチップを有しているが、このことは許容さ れている。その理由は、唯1個の組のみを選択し、回路 網を相互接続するからである。LチップとXチップのよ うな相互接続されたチップの対の各々を、パスと称する 一群のワイヤで接続する。各クロスバー中のパスを、パ ステーブルにリストする。L-Xパステーブルは、シス テム全体中の各L-Xクロスバーの各パスに関連するエ レメントを有している。各ポックス中の各ポードにはし -Xクロスバーを設け、各クロスバーには、一組の各L チップ及びXチップに関係するパスを設ける。このよう にして、L-Xパステーブルは5個の寸法を有してい る。すなわち、LX〔ボックス〕〔ボード〕〔Lチッ プ〕(Xチップ)(パス)である。同様にして、X-Y パステーブル、すなわちXY [ボックス] [ボード] 〔Yチップ〕 〔パス〕と、Y-Zパステーブル、すなわ ちYZ〔ボックス〕〔Zチップ〕〔パス〕とを設ける。 テーブル中の各エレメントを、相互接続手続によって、 "フリー (free) "又は "ユーズド (used) "とする。 ネットリストファイルに送出された入力又は出力 I/O ピンがパスを使用する場合、テーブルエレメシトを使用 する。各組の回路網相互接続能力を、相互接続すべき各 パスに対するフリーなパスカウントを捕捉することによ って決定する。まず第1番目に、ボックス中のYチップ とZチップとの間のY-Zパスについて考える。回路網 中の各ボックスにおいて、この組中の2チップ及びこの ボックスのYチップに関するY-Zパステーブル中のフ リーパスの数をカウントし記憶する。第2番目に、ボー ド上のXチップとボックス中のYチップとの間のX-Y パスについて考える。すなわち、回路網中の各ボードに おいて、この組のこのボックスのYチップ及びこのボー ドのXチップに関するX-Yパステーブル中のフリーパ スの数をカウントし記憶する。第3番目に、ボード上の Lチップ及びXチップ間のL-Xパスについて考える。 すなわち、回路網の各ロジックチップにおいて、この組 のこのレチップ及びこのボードのXチップに関するレー Xパス中のフリーパスの数をカウントし記憶する。いか なるポイントにおいても、相互接続を完成するのに十分 なフリーパスが存在しない場合、この組を故障と認識 し、このプロセスを次の組に進める。結果的には、相互 接続中の各パスすなわち首尾よく相互接続を達成するこ とのできるクロスバーチップの各組に関するパスカウン トを捕捉することとなる。

【0080】2.4.5.3 ステージ3c:組の選択 多くの粗を用いて相互接続することができるので、組の 1個を選択し使用するパスのパランスを保持する。この ことによって、完全な相互接続機能の開発が保証され る。簡単な組選択技術は、全パスカウントが最大である 組を選択することである。しかし、このことは局所的な 条件を無視している。すべてのレベルにおけるパスカウ ントの中から、最も大きな最小パスカウントを有する租 を選択するのが好ましい。例えば、2組が以下のパスカ ウントを有しているものと仮定すると、

パス: YZ YZ XY XY LX LX LX 組A:4 4 3 組B:3 3 3 3 3 3 組Aは、最大トータル(23対21)を有しているが、 これを選択するということは、最後に利用することので きる、1個のLチップ-Xチップ対からのL-Xパスを 採用することを意味している。組Bは、最も大きな最小 (3対1)を有しており、Lチップ-Xチップ対を閉じ ることはない。結合の場合、検討の結果、各組から1個 の最小を排除し、組を1個選択するまで、最も大きな最 小を有している粗を選択する。 (第1回路網の場合と) 実際にすべての組が同一である場合、同一である場合、 一つを採用する。これが、使用されている方法である。 一組のトライステート回路網について検討を加える場 合、特に考慮を要する。一方が階層の上方に向かって加 算ゲートにつながっている入力端子のためのパスであ る。同一の回路網に使用されるこれら2個のパスを、い くつかのチップ対は、有していなければならないため、 これらの場合に、選択された組は、少なくとも2個のフ リーパスを有していなければならない。パスのトリーノ ード (すなわち、L-Xパス等のためのXチップノー ド)がノンゼロのD及びRカウントと、ノンNULLの 親とを有している場合、このような場合を検出する。 【0081】2.4.5.4 ステージ3d:相互接続の ネットリスティング

組の選択及びトリー構造を与え、バッファ及び加算ゲー トのステートメントをロジック及びクロスバーチップネ ットリストファイルへ送出することによって、相互接続 をネットリストする。このことを、各レベル毎に、まず ロジックチップについて行い、その後、X、Y及びZチ ップについて行う。各チップの相互接続及び方向性を、 トリー中のデータを使用することによって決定する。相 互接続のバッファ及び回路網に関してのステートメント をネットリストファイルに送出することによって、各接 続をネットリストする。 (チャイルドチップが存在する 場合)チップとチャイルドチップとの接続を、まずネッ トリストする、各チャイルドチップを順番に検討する。 トリーがこのチップを駆動させていることを示している 場合、チャイルドチップのドライバを接続しているピン ナンバを用い、入力バッファをネットリストする。この チップが1個より多くのドライバを有している場合、別 の回路網ネームを各々に用いる。このようにして、これ らの回路網ネームは後にネットリストされる加算ゲート によって捕捉される。チャイルドがこのチップを受信し ていることをツリーが示している場合、チャイルドチッ プのレシーバを接続しているピンナンバを用いて、出力 バッファをネットリストする。このチップ自体がその親

からのレシーバである場合、異なる回路網ネームを用い、このチップは親レシーバを接続する。このチップが、そのチャイルド中に1より多くのドライバを具えている場合、加算ゲートをネットリストし、上述したドライバ回路網を接続する。最終的に、(存在するならば)親チップへの接続をネットリストする。チップ又は任意の派生チップがドライバを具えている場合、チップ又は任意の派生チップがドライバを異えている場合、チップの対及び選択された租に関するパステーブルエントリからドライバに関する相互接続パスを採用するとともに出力バッファをネットリストし、ここで採用したパスを介して親を駆動する。このチップが、ペアレントからのレシーバである場合、パステーブルからパスを選択し、このパスを用いて入力バッファをネットリストする。

【0082】2.4.6 相互接続及びネットリスティング手続についての詳細な規定:

第1の一般的な規定:

回路網に関して4個のクラスを設ける:

シンプルな閉回路網:回路網は1個のドライバを有し、 すべての基本要素を同一のLチップ中に設ける。

シンプルなカット回路網:回路網は1個のドライバを有し、基本要素を多数のレチップ中に設ける。

トライステート閉回路網:回路網が1個より多くのドライバを有し、すべての基本要素を同一のLチップ中に設ける。

トライステートカット回路網:回路網が1個より多くのドライバを有し、基本要素を多数のレチップ中に設ける.

回路網の'ソース'とは、その実際の論理値を伝送する チップである:シンプルな回路網では、ソースはドライ バを有しているしチップである。トライステート回路網 では、ソースはトップモスト(top-most)加算ゲートを 有しているチップである。

これを決定するために:回路網を走査し、どこに出力ピンを配置しているかを調べる。出力ピンがすべて同一のしチップ上に存在する場合、このしチップがソースである。これ以外の場合で、出力ピンがすべて同一のボード上に存在する場合、このボード上のXチップがソースである。これ以外の場合で、出力ピンがすべて同一のボックス中に存在する場合、このボックス中のYチップがソースである。上記以外の場合、乙チップがソースである。出力ピンのインデックスナンバは、それが、その回路網におけるピンの循環リストにおけるどの出力ピンであるかを示しており、ネットレコードが示すピンから始まり、ゼロから一つずつカウントする。

ステージ1:設計部データ構造中のすべての基本要素を 送出する。

設計部データ構造中の各しチップは: Lチップのネット リストファイルがオープンされていない場合には、この しチップのネットリストファイルをオープンする。

このレチップの各基本要素は:基本要素ヘッダステート

メントをファイルに送出する。

この基本要素の各ピンは: (入力設計ファイルからネームを得るための回路網の対象識別子を用いて)接続された回路網のネームを得る。そして、'N'と称する。入力ピンの場合: このレチップが回路網のソースを有している場合には、回路網 'N' に接続された入力ピンに関するステートメントを送出する。そうでない場合には、回路網 'N_R' における入力ピンステートメントを送出する。

出力ピンの場合: この出力ピンのインデックスナンバを 得て、 'p'と称する。シンプル回路網の場合には回路 網 'N'のピンに指示を出す。トライステート閉回路網 の場合には回路網 'N_OR_p'のピンに指示を出 す。

トライステートカット回路網の場合:これがこのLチップのこの回路網に関する唯一つの出力である場合、回路網'N'のピンに指示を出す。唯一つの出力ではない場合、回路網'N-OR-p'のピンに指示を出す。次のピンへ。次の基本要素へ、次のLチップへ。

ステージ2: すべての閉回路網加算ゲートに指示を出す:

各トライステート閉回路網は: 'N'と称するこの回路網のネームを得る。このLチップのネットリストファイルがオープンされていない場合には、これをオープンする。 'i'と称する回路網に、何個の出力端子が存在するかをカウントする。

「i'入力ゲートに関するステートメントを送出する: この回路網が'フローティングハイ'である場合にはNORであり、これ以外の場合にはORであり、(O~i −1のすべてのjについて)回路網'N_OR_j'に 接続された入力場子と、'N'に接続された出力場子と を有している。次の回路網へ。

ステージ3:カット回路網と相互接続しているバッファに指示を出すとともに、すべてのカット回路網加算ゲートに指示を出す:すべての相互接続パステーブルのすべてのエレメントを"フリー"にする。各カット回路網(シンプル又はトライステート)は:階層の順番でカット回路網を選択し、第1ボックス回路網等を選択するとともに、この順番の範囲内で最も大きな第一番目の回路網を選択する。

ステージ3A: トリーの構成

回路網の各基本要素は:この基本要素のボックスにトリーノードを設けていない場合には、1を加える。このボックス中の基本要素のボードにトリーノードを設けていない場合には、1を加える。このボックス中のこのボード上のこの基本要素のLチップにトリーノードを設けていない場合には、1を加える。この基本要素の回路網接続が出力ピン(すなわちドライビィング(driving))である場合には、このLチップのノードのDカウントをインクリメントする。上記以外の場合で、このLチップ

がこの回路網のソースではない場合、このしチップのノードのRカウントをインクリメントする。次の基本要素へ。この回路網のすべての基本要素をトリーで表現する際、唯一つのXチップノードのみを設けるならば、YチップノードをNULLとする。(すなわち、回路網はボード上に存在している。)唯一つのYチップノードのみが存在する場合、ZチップノードをNULLとする。(回路網はボックス中に存在する。)

各ノンNULLクロスバーレベルにおいて、まずXチップ、その後Yチップ、その後Zチップ: このレベルにおける各ノードは:

D=(Dカウントがゼロでないチャイルドノードの数) R=(Rカウントがゼロでないチャイルドノードの数) このノード又は派生をこの回路網のソースとする場合、このノードをR=Oにセットする。このノードをソース とし且つ回路網をトライステートにする場合、その"トップサム(top sum)"フラグを真にセットする。次のノードへ、次のレベルへ、

ステージ3B:各組の相互接続能力の決定 各組は、相互接続すべき各パスのパスカウントを捕捉 し、その相互接続能力を決定する。この組のパスカウン トの記憶を割当てる:

Y-Zパスカウント: 各ボックスの割当て X-Yパスカウント: 各ボードの割当て

スープバスカップド・各小一下の削雪し

L-Xパスカウント:各Lチップの割当て

唯一個のボックスのみをこの回路網中に設ける場合:このボックスのナル(ゼロではない)Y-Zパスカウントをそのままにしておく。

そうでない場合には:各ボックスは:パスアレイ中のフリーパスの数をカウントする。

YZ〔このボックス〕〔この組〕〔パス〕

このボックスのトリーノードがノンNULLの親を有し、且つD>0及びR>0である場合、このボックスのパスは"ダブル"である。すなわち、ドライバとレシーバの両方を有している。フリーパスが2よりも少ない場合、この組はこの回路網を接続できない。以上以外の場合で、且つパスが存在しない場合、この組はこの回路網を接続できない。この組が接続できない場合、これを使用不可能とし、次の組に進める。接続できる場合には、トータルを、このボックスのY-Zパスカウントをしてセーブする。この回路網に、唯一のボードのみを設けている場合、(Y-Z相互接続は必要とされない):このボードのナル(ゼロでない)X-Yパスカウントをそのままにしておく。2以上のボードを設けている場合:各ボードは:パスアレイなかのフリーパスの数をカウントする。

XY (このボックス) (このボード) (このセット) (パス)

このパスが"ダブル"であり且つパスが2より少ない場合、又は、パスを設けていない場合、この組はこの回路

網を接続できない。この組を使用不可能とし、次の組に 進む。上記でない場合:トータルを、このボードのX-Yパスカウントとしてセーブする。各しチップは:パス アレイ中のフリーパスの数をカウントする。

LX (このボックス) (このボード) (このLチップ) (この祖) (パス)

このパスが"ダブル"であり、且つパスが2より少ない場合、又は、パスを設けていない場合、この組は、この回路網を接続できない:この組を、使用不可能とし、次の組に進む。上記でない場合には、トータルを、このレチップのL-Xパスカウントとしてセーブする。このボードの次のLチップへ。このボックスの次のボードへ。次のボックスへ次の粗へ

ステージ3 C:回路網の選択:回路網を接続することの できる各組は:この組のすべてのパスカウントの中から 最小パスカウントを見出す。次の粗へ。これらの最小パ スカウントの中から最大のものを見出す。検討の後、最 大の最小パスカウントよりも少ないパスカウントを有す るすべての組を除去する。組が存在しない場合には、こ の回路網を相互接続することができない。一組だけが残 る場合には、この回路網の組を選択する。 2以上の組が 残る場合には、すべての最小パスカウントの中から次の 最も大きい最小を見出す。検討の後、これよりも小さい パスカウントの組すべてを除去する。一組が残るまで、 又は、すべての残っている組のパスカウントが同一とな るまで、これを繰り返す。この回路網の残っている組の 内の任意の1個を選択する。すべての組のすべてのパス カウントの記憶を解除する。ステージ3D:相互接続の ネットリスト以下で用いられる手続の規定:ドライバ (又はレシーバ)パスを得る又は確保するために:

- 1)このレベルのパステーブル中のフリーエレメント、 このノードのチップナンバ及びペアレントノードのチップナンバから、パスを選択する。
- 2)使用されたパスのテーブルエレメントをマークす a
- 3) このノードのドライバ (又はレシーバ) バスナンバ エントリの中のバスナンバとして、どのパスを用いたか を記憶する。I/Oピンナンバを導出するために:
- 1)2個のノードのチップナンバ及び組ナンバから、このノードのチップとチャイルドノードのチップ(又は、場合によっては親ノードのチップ)との同一性を確認する。これによって、含まれている特定のバス(例えば、L4-X5、又はBoard3-Y7のようなバス)を識別する
- 2) パスナンバがチップの対を接続している幾つかのパスの内の一つのパスを示しているということをリコールする。チップ、パス及びパスナンバを与え、I/Oピンナンバ情報を有している索引テーブルから、このパスを接続しているピンナンバを読出す。パスを用いて、バッファ(入出力)に指示を出すために:

1)パスナンバをこのノードから得る。又は、チャイルドパスが特定される場合には、パスナンバをそのチャイルドノードから得る。ドライバ又はレシーバパスナンバを、指示されたようにして得る。

2) パスナンバを用いて、このバッファの I /Oピンナンバを得る。

3)入力バッファであるか出力バッファであるかに応じて、このノードチップのネットリストファイルに、基本要素ステートメントを送出する。この際、指示されるように、入出力回路網ネームを用いるとともに、その I / Oピンに対して得られたピンナンバを用いる。

相互接続のネットリスト手続: 'N' と称するこの回路 網のネームを得る。各ノンNULLレベルの第1レチップ、その後Xチップ、Yチップ及びZチップにおいて:トリー全体におけるこのレベルにおける各ノードは:準備していない場合には、このノードのチップに関するネットリストファイルをオープンする。レベルがX、Y又はZである場合:このノードの下位の各チャイルドノードは:カウンタ 'i' をゼロにセットする。チャイルドのD>0である場合:(チャイルドとはドライバである)このノードのD=1である場合: 'N_D_c 'から 'N' へと入力バッファに指示を出す。(ここで

'c'は、チャイルドノードのナンバである。)この際 チャイルドドライバパスを使用している。このノードの D>1である場合: 'N_D_c' から 'N_OR_i' へと入力バッファへと指示を出す。この際、チャイルドのドライパスを使用し、'i'をインクリメントする。チャイルドのR>0である場合: (チャイルドはレシーバである)このノードのD>0、且つこのノードの R=0の場合: 'N'から 'N_R_c' へと出力バッファに指示を出す。この際、チャイルドシートのレシーバパスを使用する。そうでない場合: 'N_R' から 'N_R_c' へと出力バッファに指示を出す。この

際、チャイルドのレシーバパスを使用する。次のチャイ ルドノードへ。このノードのD>1である場合: (ノー ドは加算ゲートを有している)「i'入力ゲートに指示 を出す:この回路網が'フローティングハイ'であり、 且つこのノードの 'トップサム' フラグが真である場 合、NORである。そうでない場合には、ORである。 この際、(0~i-1のすべてのjに対する) 'N_O R_j'に接続された入力端子と、'N'に接続された 出力端子とを有している。このノードのD>0で且つこ のノードがノンNULL親を有している場合: (ノード はドライバである)ドライババスを確保するとともに、 受信する。 'N' から 'N_D' へと出力バッファに指 示を出す。この際、ドライバパスを使用する。このノー ドのR>0である場合: (ノードはレシーバである) レ シーバパスを得て確保するとともに、受信する。 'N_ P'から'N_R'へと入力バッファへと指示を出す。 この際、受信パスを使用する。このレベルの次のノード へ。次のレベルへ。次のカット回路網へ。すべてのオー プンネットリストファイルをクローズする。

【0083】2.4.7 2例の回路網

図47aは、 'BX' と称する、シンプル回路網のオリ ジナル入力設計部を示している。これは、1個のドライ バと3個のレシーバとを具え、同一ボックス中の一方の ボード上の2個のロジックチップ及び他方のボード上の 1個のロジックチップに及んでいる。この回路網のステ ージ3 aによって構成された相互接続トリーを、図47 bに示す。どのようにして、各ロジックチップ、各ボー ドに対するノード及びボックスに対するノードを設ける かに注意しなければならない。ロジックチップノード は、特定のロジックチップに対応している。ボードノー ドは各ボード上のXチップに対応しており、ボックスノ ードはYチップに対応している。Zチップは、この回路 網では必要ない。正確には、どのX及びYチップを使用 するかはどの組を選択するかに依存しており、これは、 トリー中には示されていない。D及びRの値を各ノード 毎に示している。ノードがレシーバであっても、LOが D=Oであることに注意する。その理由は、ノードがこ の回路網のソースノードであり、他のノードとは異なり ソースノードから値を受信する必要がないからである。 ボード2のノードにおいては、そのRカウントは初期値 が1であり、L4のレシーバをカウントする。ソースが 派生であるため、Rカウントがゼロにセットされていた ことを示している。送出された回路網ネームは、これら の回路網を用いて示されている。実際の相互接続の構造 によって、トリーの構造及び各ノードのD及びRカウン トをどのようにして表わすかを述べる。 図48 aは、

'EX'と称するトライステート回路網のオリジナル入 力設計部を示している。これは、同一ボックス中の一方 のボード上の2個のロジックチップ及び他方のボード上 の1個のロジックチップに及んでいる3個のトライステ ートドライバと、2個のボックスにおける3個のボード 上の4個のLチップに及んでいる6個のレシーバとを具 えている。この回路網のステージ3aによって構成され る相互接続ツリーを、図486に示す。この回路網はボ ックスに及んでいるため、Zレベルクロスバーを用い る。2個のトライステートドライバを有しているため に、ボード2のノードはD=2であることに注意しなけ ればならない。Xチップは、加算ゲートを具え、ボード 2のLチップからのタームを捕捉する。回路網のソース であるボックス2のノードも同様であり、これを、"ト ップサム"とする。このYチップは、トップモスト加算 ゲートを具え、ボード2及び3からのタームを捕捉す る。ボックス2のノード及びその2ペアレントノードは ソースを具え、これらのRカウントをゼロにする。各口 ジックチップ及びクロスバーチップに関するネットリス トファイルに送出される実際のゲート及びバッファと、 いかにして、これらを相互接続するかを、図49に示・

す。設計変換によって、各トライステートドライバをどのようにANDゲートに変換するかを注意しなければならない。これらの出力を、X及びYレベルの加算ゲートによって捕捉する。受信入力は、"トップサム"ノード、すなわちボックス2のYチップから伝送される。ボックス2のレシーバは、相互接続へつながっているパスによって駆動される。ボックス6のレシーバは、Zレベルクロスバーチップを介して駆動される。

【0084】3 リアライザシステムの応用

3.1 リアライザロジックシミュレーションシステム ロジックシミュレータは、ハードウェア又はソフトウェ アによって実現されるシステムである。このシステム は、入力設計、一組の設計部への刺激、及び或る期間中 の刺激の方向を受信するとともに、一組の刺激を出力す る。この刺激によって、実際の入力設計部を実現し、所 定の同一の刺激を発生させることを予測する。刺激及び 応答は、特定の時間に、特定の設計回路網のロジック状 態を伝送するものである。シミュレータユーザが、入力 設計ファイルの形態で設計部の記述のみを供給するとい うことが重要な特性であり、短期間に設計部を変更する とともに、これに再度刺激を与えることができる。現在 のソストウェアロジックシミュレータ設計部の演算は、 コンピュータソフトウェアプログラムを用いており、設 計部のオペレーションを予測するシーケンシャルなアル ゴリズムを実行する ("An Introduction to Degital S imulation", Mentor Graphics Corp., Beaverton, Oregon, 1989). よく知られているように、イベントドライブ されたコードアルゴリズム、又は、コンパイルされたコ ードアルゴリズムのいずれか一方を使用する。現在のハ ードウェアロジックシミュレータ設計部の演算とは、ソ フトウェアシミュレータに使用されるのと同一の、イベ ントドライブされたコードアルゴリズム、又は、コンパ イルされたコードシーケンシャルアルゴリズムを実行す るハードウェアを構成することである。アルゴリズムの 並列処理を開発及び/又は特別なアルゴリズムオペレー ションを直接実現することで、ハードウェアはその実行 による利益を得ることができる。このことは、一般的な 目的のコンピュータ実行ソフトウェアにおいては不可能 である。現在のハードウェアロジックシミュレータは、 入力設計部の応答を予測するシーケンシャルなアルゴリ ズムを実行することで動作する。ロジックシミュレータ を構成する新しい手段は、リアライザシステムに基づい ている。リアライザロジックシミュレータシステムは、 入力設計を受信し、これをリアライザハードウェアのロ ジック及び相互接続チップの構成に変換する。この際、 リアライザ設計変換システムを使用する。リアライザロ ジックシミュレータシステムは、一組の設計部への刺激 と、ある期間のシミュレートする方向とを受信し、ベク トルメモリを介し、実現される設計部に刺激を与え、ベ クトルメモリを介して、実現される設計部からの一組の

応答を捕捉する。応答は、入力設計部を実際に実現する ことによって、所定の同一の刺激を発生させることに対 応している。その理由は、前記刺激に対応させて、設計 部をハードウェアによって実際に実現するからである。 このことは、現在のロジックシミュレーションシステム のすべてが、設計部の刺激に対する応答を予測するシー ケンシャルアルゴリズムを実行するが、リアライザロジ ックシミュレータは実際の設計部の実現を行い、設計部 の刺激に対する応答を決定するという点において、すべ ての現行のロジックシミュレーションシステムとは異な る。主な利点は、実現された設計部が、シーケンシャル アルゴリズムが応答を予測できるより速く、種々の速さ で応答を発生させるということである。リアライザロジ ックシミュレーションシステムは、(すでに説明した) リアライザ設計変換システムと、ロジックシミュレータ 刺激及び応答伝送システムと、リアライザハードウェア システム及びホストコンピュータと相俟って、カーネル を作動させるロジックシミュレータとから成っている (図50)。

【0085】3.1.1 ロジックシミュレーション刺激 及び応答の変換システム

このシステムは、ユーザが作成した刺激イベント入力フ ァイルを、直接ベクトルメモリにロードすることのでき る刺激データを含むバイナリーファイルに変換するとと もに、ベクトルメモリから読出されるバイナリー応答デ ータを有するファイルから、ユーザが読出し可能な応答 イベント出力ファイルへ、応答を変換する。刺激及び応 答イベントは、回路網ネーム、時間及び新しい回路網の 状態値から成っている。変換とは、回路網ネームとベク トルメモリビットとの間の変換、及び、シミュレーショ ンの'実時間'とベクトルメモリロケーションとの間の 変換である。時間変換は、刺激イベントを有する各特定 の時間をベクトルメモリロケーションに印すとともに、 このベクトルメモリロケーションにおける応答イベント をこの時刻に発生したものとして報告する。好適例で は、刺激入力イベントファイル及び応答出力イベントフ ァイルを、Mentor Graphics Logfiles ("Quick Sim Fa mily Reference Manual", MentorGraphics Corp., Beave rton, Oregon, 1989) としている。これは、一連の時刻、 回路網ネーム及び、新たな回路網状態値を含むテキスト ファイルである。EDAシステム中のバッチシミュレー ションインタフェースツールによって、刺激入力イベン・ トファイルを作成するとともに、応答出力イベントファ イルを解釈する。好適例では、このツールを、Mentor G raphics のRSIMツールとする。ここでは、このセクショ ンで後に説明するように、すべての基本要素を、ゼロデ ィレイでシミュレートするものと仮定する。刺激イベン ト入力ファイルを、刺激バイナリーファイルへ変換する ためには:

1)刺激入力イベントファイルを読出す。時間の経過に

応じて、刺激イベントをオーダするとともに、何個の異なる時刻がイベントを有するかを決定する。

- 2) 設計変換システムが出力するこの設計部中の各ペクトルメモリに対する対応テーブルを読出す。
- 3)各ベクトルメモリロケーションは、1以上の刺激イベントを有する時刻に対応している。各々の異なる刺激イベント時刻に、十分なベクトルメモリロケーションが存在しない場合、ステップ5及び6を必要なだけリピートし、すべてのこのような時刻に十分な刺激バイナリーファイルを出力する。このファイルは、各々メモリに適合する刺激を有している。
- 4)ベクトルアレイ "V0", "V1" 等の記憶を割当 てる。その各々は、ロケーションのナンバ及び回路網幅 と一致しており、シミュレートされる設計部に用いられ るベクトルメモリを用いている。ベクトルアレイと同じ 長さを有するタイムアレイ "T" の記憶を割当てる。

"ラストベクトル"バッファ "BO"、 "B1"等を割当てる。このバッファは、各ベクトルメモリに対するものであり、各々その回路網と同じ幅であり、これらをゼロに初期化する。

- 5)ベクトルアレイインデックスカウンタ'V'を、ゼロにセットする。1以上の刺激イベントを有する各時刻のうち、最も早い第1番目の時刻において、ベクトルメモリ'n'及び、この回路網のベクトルメモリビットボジション'i'を設定する。この際、このイベントの回路網の対応テーブルエントリを使用する。このイベントに対する新しい値を、Vn(v)ビットi及びBnビットiに書込む。次のイベントへ。VO(v)、V1(v)等の内容の各々を、BO、B1等に書込む。T(v)中のこの時刻を記憶する。vをインクリメントする。刺激イベントを有する次の時刻へ。
- 6)ベクトルアレイVO、V1等、タイムアレイT及び サイクルカウント 'v'を刺激バイナリーファイルに書 込む。応答バイナリーファイルを、応答イベント出力フ ァイルに変換するために:
- 1)ベクトルアレイVO、V1等、タイムアレイT及びサイクルカウント 'v' を応答バイナリーファイルから 読出す。各ベクトルメモリロケーションは、1以上の刺激イベントを有する時刻と一致している。各々異なる刺激イベント時刻に対して、ベクトルメモリロケーションが十分でない場合、ステップ1~4を必要なだけ繰り返し、すべての応答バイナリーファイルをこれらのアレイ中に読出す。
- 2) 設計部変換システムが出力する、この設計部中の各 ベクトルメモリに対する対応テーブルを読出す。
- 3) "ラストベクトル"バッファ "BO"、 "B1"等 を割当てる。これは、各々のベクトルメモリに対するものであり、各々その回路網と同じ幅を有しており、これをゼロに初期化する。
- 4) ベクトルアレイインデックスカウンタ 'v' をゼロ

にセットする。ベクトルアレイ中の各ロケーションは: VO(v)をBOと比較し、V1(v)をB1と比較する。Vn(v)のビットとBnとの各々の差によって:このビットのベクトルメモリ及びベクトルメモリビットボジションに対応する回路網ネームを配置する。この際、このメモリに対する対応テーブルを使用する。新しい応答イベントを出力ファイルに書込む。この際、回路網ネーム、新しいビットの値及び時刻T(v)を用いる。次のイベントへVO(v)、V1(v)等の内容の各々を、BO、B1等に書込む。vをインクリメントする。次のロケーションへ

【0086】3.1.2 ロジックシミュレーションオペレーティングカーネル

オペレーティングカーネルは、シミュレートされる設計 部のリアライザシステムを構成し、刺激を与えるととも に応答を捕捉する。このことは、ホストコンピュータが 行う。各セクションに説明されているように、オペレーティングカーネルはロジックチップ及び相互接続チップ を構成し、ベクトルメモリ及び設計メモリを読出し及び 書込むとともに、ホストインタフェースを介してクロック発生器及びリセット発生器を制御する。シミュレーションを実行するために:

- 1)設計部の構成ファイルを読出すとともに、これを用いて、構成のセクションで説明したように、すべてのリアライザロジックチップ及び相互接続チップを構成す
- る。初期設計メモリデータをファイルから読出すととも に、これを設計部メモリに書込む。
- 2) 刺激バイナリファイルを読出す。ホストインタフェースを介して、対応するベクトルメモリ中にベクトルアレイの内容を記憶する。
- 3)ベクトルメモリモジュール中のすべてのベクトルメ モリの内容をクリアする。設計部リセット発生器を周期 化し、実現される設計部を初期化する。
- 4) 'v'周期のECLK回路網のクロック発生器をイネーブルする。このことによって、ベクトルメモリがこれらの刺激データを送出でき、この刺激に従って、実現される設計部を作動させるとともに、ベクトルメモリが応答データを捕捉する。このことについては、刺激/応答のセクションにおいて説明されている。
- 5)ベクトルメモリの内容を読出すとともに、これらを タイムアレイ "T"及びサイクルカウント"v"ととも に、応答バイナリーファイルに記憶する。
- 6)ベクトルメモリの容量が不十分であるために1より 多くの刺激バイナリーファイルを設ける場合、各ファイル毎にステップ2~5を繰り返す。
- 7) ユーザ試験のためのファイル中の設計メモリ内容を セーブする。
- 【0087】3.1.3 リアライザロジックシミュレーションシステムの使用
- リアライザロジックシミュレータを用いて、入力設計部

をシミュレートするために:

- 1)ベクトルメモリ接続を示している特性を用いて、刺激すべき回路網とこの応答を捕捉するための回路網とをマークすることによって、EDAシステムの設計作成ツールを使用し、入力設計部を準備する。必要ならば、初期設計部メモリデータファイルを準備する。EDAシステムのバッチシミュレーションインタフェースツールを用いて、刺激イベント入力ファイルを準備する。
- 2) リアライザ設計変換システムを用いて入力設計部を 変換し、構成ファイル及びベクトルメモリ回路網対応テ ーブルファイルを出力する。
- 3) 刺激及び応答変換システムをランさせ、刺激イベント入力ファイルを刺激バイナリーファイルに変換する。 4)オペレーティングカーネルをランさせ、シミュレーションを行うとともに、応答バイナリーファイルを出力する。
- 5) 刺激及び応答変換システムをランさせ、応答バイナリーファイルを応答イベント出力ファイルに変換する。 6) EDAシステムのバッチシミュレーションインタフェースツールを用い、応答イベント出力ファイルを翻訳する。
- 7)入力設計部、初期設計部メモリファイル及び/又は 刺激イベント入力ファイルをシミュレーションの結果に よって示されるように変更し、必要ならば、ステップ 2)~6)をリピートする。

リアライザロジックシミュレーションシステムの会話形の変形例では、刺激に対してはスティミュレータを用い、応答に対してはサンプラを用いている。構成及びオペレーションは以下を除き同様のものである。すなわち、バッチシミュレーションインタフェースツールの代わりに会話形シミュレーションインタフェースツールを用いて、ファイルを介する代わりに刺激及び応答変換システムと直接通信しており、又、同時に作動する会話形シミュレーションインタフェースツールオペレーティングカーネルを用いて、刺激及び応答変換システムが、ファイルを介する代わりに直接オペレーティングカーネルと通信している。イベントを有する各タイムステップを、ベクトルメモリロケーションではなく、エッジ検知タイプのシミュレータに作成する。

【0088】3.1.4 3以上の論理状態の実現 リアライザシステムにおいて、2個のロジック状態を実 現するのは実用的なことである:高ロジック状態(H) すなわち真と、低ロジック状態(L)すなわち偽であ り、リアライザシステムの単一の信号を用いて、入力設 計部中に直接各回路網を実現することによって実現され る。ロジックシミュレーション環境において、時には3 以上のロジック信号の状態を表現することが望まれる。 例えば、第3の状態、"未知の(X)"を用いて、初期 化されていないロジック変数又はあいまいなロジック状態を表現する。高インピーダンス状態(Z)は、トライ

ステートバスのようなワイヤ結合のバスを実現するのに 役立つ。リアライザシステムの幾つかの例において、高 インピーダンス状態を直接実現することができる。例え ば設計部にトライステート回路網が必要とされる場合、 ロジックチップ及び任意の必要な相互接続がトライステ ートバス機能を構成する能力を有している限り、リアラ イザシステムのトライステートバスによって設計部が実 現される。代わりに、1個の回路網を2以上の信号へ、 以下のように符号化することによって任意のロジック状 態を実現する:実現すべき状態の数を決定する。すべて の状態を単一に符号化するのに必要とされる最小バイナ リービット数を決定し、これを'n'と称する。'n' 個の実際のバイナリーロジック信号によって設計部中の 回路網を実現する。例えば、3個の状態(H, L, X) を必要とする場合、2個の実際のバイナリー信号を用い てリアライザシステム中の単一の設計回路網を実現す る。基本要素変換ステージの間にこの変換を行い、これ らの新しいバイナリー信号を設計部データ構造に入力 し、オリジナル設計回路網を置換する。更に、設計部中 のロジック基本要素を、多数状態ロジック機能に従って 動作するロジック回路網で実現する。例えば3個の状態 (H=高ロジック状態, L=低ロジック状態, X=未 知)を用いる場合、設計部中の2入力ANDゲートを、 3状態AND機能に従って動作するロジック回路に従っ て実現する(図51a)。いずれかの入力端子をXと し、入力端子が存在しないことをLとする場合、出力端 子に生じるX状態を用いて、3状態シミュレータの如 く、ロジック機能が動作する(図51b)。この回路網 は、2個の2ビット入力端子と、1個の2ビット出力端 子とを有している(図51c)。マルチステートを実現 するこの技術を、設計解析のために必要とされるように 入力設計部の全体又は設計部の一部分にのみ用いること ができる。2個より多くの状態でシミュレートされる回 路網をこのようにして入力設計ファイル中に作成し、設 計部リーダは設計部データ構造中のこのことに注目し、 基本要素コンバータは基本要素に対する上記の代用回路 網及び基本要素に対する多数の回路網を作成する。ロジ ック基本要素が、2状態の回路網接続と3以上の状態の 回路網との混合を有している場合、回路網の条件に従っ て作動するロジック回路網を使用する。もしそうでなけ れば、上述したシミュレーション動作となる。

【0089】3.1.5 リアライザのディレイの表現 現在のロジックシミュレータでは、種々の方法で、信号 がロジックエレメントを通過する際のタイムディレイを 作る。リアライザのロジックチップ中のロジックは実際 のハードウェアであるため、そのディレイ特性は完全に 正確に規定することはできず、ロジックディレイを直接 作成することはできない。ロジックディレイは、プログ ラムを実行するシミュレータ中の特別の方法を用いるこ とによって、及び/又は設計変換プロセスの間、ディレ イを形成する特別のロジック機能を挿入することによって作成する。ゼロディレイ、ユニットディレイ又はリアルディレイとして、実現するシミュレーション中にディレイを形成することができる。この選択はユーザによって成され、これをリアライザロジックシミュレータシステムに指定する。

【0090】3.1.5.1 ゼロディレイゼロディレイとは、リアルタイムディレイを形成することなく、ディレイをゼロとして処理し、シミュレーションを行うことをいう。例えば、刺激イベントが、時刻i'に、結合ロジックのみを介して出力端子と接続されている入力端子に生じる場合、この出力端子の応答イベントは、時刻't'に生じるものとして報告される。ゼロディレイのために、設計部変換システムは特別なロジック機能を挿入しない。上記の如く、メインリアライザロジックシミュレーションシステムにおいて説明した方法に従って、シミュレーションを行う。

【0091】3.1.5.2 ディレイ依存機能

設計部に任意の遅延依存機能を設けると複雑なものとな る。ゼロ遅延タイミングモデルではここまでには至らな い。クローズドループ機能、すなわちクロスカプルドゲ ートのように、非同期フィードバックを設ける場合、無 条件に記憶装置を設ける。記憶機能は相対的なディレイ に依存している。ディレイ依存機能は、ディレイをオー プンループ機能に用いると他の形態のものとなる。この 一例としては入力端子で接続されたディレイ素子を有す るイクスクルーシブORゲートがある(図52a).イ クスクルーシブORゲートの出力は、信号がディレイ素 子を介して伝播するのに必要とされる時間においてはハ イである。この回路網に供給される信号が変化すると出 力端子にパルスを出力する(図52b)。 実際のリアラ イザロジックディレイはゼロではないため、これを直接 コントロールできない場合、クロスカプルドゲートのよ うな多くのクローズドループ及び幾つかのオープンルー プの場合、ディレイ依存機能は正しく動作する。しか し、ユーザは確実に実現された設計部が意図するように 動作することを要求する。現在のタイミング分析ツール は、非同期フィードバックの瞬間を自動的に見出し、レ ポートするとともに、オープンループディレイに依存す る行動を検出する。リアライザ設計変換システムは、ユ ーザが必要とするならば、タイミング分析ツールを用い ることによってタイミング分析を行う。好適実現例で は、Mentor Graphics Quick Pathタイミング分析ツール を用いる ("Quick Path User's Manual", Mentor Gra phics Corp., Beaverton, Oregon, 1989) .

- 1)設計変換プロセスの一部として、ERCGAネット リスト変換ツールは、内部相互接続及びロジック遅延の 評価を出力する。これらは、レポートファイルへ送出さ れる。
- 2) すべてのネットリストを変換した後、データをリポ

ートファイルから読出し、設計部データ構造中に入力する。この際、基本要素又は回路網と関連する各ディレイ 評価を用いる。

- 3)設計部データ構造を設計ファイルに書込む。
- 4)タイミング分析ツールを設計ファイルに適用する。 タイミングアナライザによって検出される任意の起こり 得る変化をユーザに報告する。ユーザは、入力設計ファ イルを適切に評価し、修正する。

【0092】3.1.5.3 ユニットディレイ ユニットディレイモデルとは、各ロジック基本要素が1 単位(ユニット)のディレイを有するように形成したも のである。ディレイ依存性を用いて、このような形成 を、時々設計部に使用し、正しい動作を保証する。適切 な特性を入力設計ファイル中の基本要素に加えることに よって、ユーザはゼロディレイ基本要素と合成されたユ ニットディレイ基本要素を指定する。自動的に、各ユニ ットディレイロジックエレメントの出力端子にフリップ フロップを設け、ユニットディレイを形成する。これら のフリップフロップを共通クロックに接続し、この共通 クロックは、第2クロック発生器によってシミュレーシ ョンの各単位時間毎に一回の周期を成す。これらのフリ ップフロップ及び'タイムクロック'回路網を、基本要 素変換プロセスによって設計データ構造に加える。ユニ ットディレイを用いてシミュレートされるロジック設計 回路網の一例としては、クロスカプルドゲートを用いて 作成されたフリップフロップがある(図53a)。各ゲ ートを、その出力端子にユニットディレイフリップフロ ップを設けて構成する(図53b)。連続的なタイムク ロック及び入力信号を与える最終的なオペレーション は、ユニットディレイゲートを有するフリップフロップ のオペレーションである(図53c)。ユニットディレ イシミュレーションのためのリアライザロジックシミュ レータは、以下の変更を伴うものの、ゼロディレイと同

- 様の方法を用いて動作する。
 ・ユーザは、どの位の時間が1ユニットに相当するのか
 を指示する。
- ・刺激及び応答回数を、ユーザが指定する時間単位の倍数 'M' に制限する。
- ・各ベクトルメモリロケーションは、M時間単位に対応 しており、この時の刺激イベントが存在しているかどう かとは無関係である。
- ・刺激及び応答変換システムは、これらの仕様を用い、 これらの対応関係に従って、イベントとベクトルメモリ ロケーションとの間にマップを作成する。
- ・最終的に、刺激イベントを有していない時刻は、前の ロケーションと同一の内容を有するベクトルメモリロケ ーションによって表現される。
- ・オペレーティングカーネルは、「タイムクロック」クロック発生器の周波数をECLKの周波数のM倍にセットし、互いに同期をとりながら動作するように指示す

る。オペレーションの間、各M時間単位毎に1個のEC LK、従って一組の刺激及び応答が存在する。

【0093】3.1.5.4 リアルディレイ リアルディレイ、すなわち種々の時間単位によるディレ イを、ロジックチップ中の特定のハードウェア構成を用 いて実現する。このハードウェア構成は、設計変換の 間、各リアルディレイロジックエレメントの設計部デー 夕構造に自動的に挿入される。これには幾つかの技術が ある:各ロジック基本要素出力端子と直列にシリアルシ フトレジスタを構成する。その長さを、各ケースに必要 とされるディレイ単位の数に対応させて構成する。すべ てのシフトレジスタを、各時間単位に対して1回の周期 をなすように、共通 'タイムクロック' でクロックす る。このようにして、シフトレジスタは'n'ユニット (単位)リアルディレイとして作用する。ここで'n' はレジスタの長さである(図54a、ディレイレジスタ 中の値に従って、マルチプレクサを介して選択され る). 代わりに、有限状態マシン (FSM) と、1以上 のスターティングカウント (starting count) に対す る記憶装置を有するカウンタとを、各ロジック基本要素 出力端子と直列に構成する(図54b)。FSMは、ロ ジック基本要素出力状態の変換を検出する。各状態の変 換において、発生した特定種類の状態変換(上昇(risi ng) 又は下降 (falling)) にとって適切なスターティ ングカウントを用いて、カウンタはFSMによってロー ドされる。すべてのカウンタは、各時間単位毎に1回の 周期を成すように、共通'タイムクロック'を周期化す る。カウントがゼロになった場合、FSMは、出力状態 変換を、ディレイされた出力へと送り、その接続された 入力端子へと伝播する(図54c参照)。

【0094】3.1.6 リアライザシミュレータから他のシミュレータへの状態の伝送

リアライザロジックシミュレータシステムは極めて高速 であるという利点を有し、このため、ソフトウェア又は 他のイベントドライブによるシミュレータよりも多くの 種々のテストサイクルで処理することができる。このシ ステムは、ディレイ及び他の時間に関連する項目を表示 できず、且つ、設計部中のすべてのノードを監視できな いという不利な点も有している。慣用のイベントドライ ブによるソフトウェアシミュレータはかなり低速である が、項目の表現及び、刺激及び監視のためのすべての回 路網ノードへのアクセスができるという利点を有する。 しかし、慣用のイベントドライブによるソフトウェアシ ミュレータは、非常に低速であるため、シミュレートさ れた設計部を、初期状態から何100万又は何10億周 期も離れた誤った状態に送るということは実際には生じ ない。誤った状態は、実際に、起こり得ないということ がわかる。初期状態、すなわち、内部フリップフロップ 及びロジックゲート出力の値を読出すことができる(Xil inx LCAのような) ロジックチップを用いてリアライ

ザシステムを構成する場合、実現されるシミュレーションはストップされ、設計部全体の状態が読出される。リアライザロジックシミュレータと他のシミュレータとを結合させることによって、シミュレートされた設計部の状態(すなわち、設計部中のすべての内部記憶装置の値)が、一方から他方へと伝達される。この際、以下の方法に従っている:

- 1)同一の設計部を、両方のシミュレータにロードする
- 2) リアライザロジックシミュレータ中の設計部は、数サイクルの間、以下のようにシミュレートされる。すなわち、詳細に監視されるべきエラー又は他の条件の発生前の状態へ短時間で設計部を変換する。
- 3) この時、リアライザ刺激クロックはストップされ、 設計部の全状態がロジックチップから読出される。
- 4)この時、他のシミュレータで表現されている設計部 を初期化し、リアライザに基づくシミュレータから読出 される状態に適合させる。
- 5)シミュレーションを、他のシミュレータに進める。 このようにして、リアライザロジックシミュレータの究 極的な速度を用いて、長すぎるために、他の方法で取り 除くことのできないエラーを除去し、他のシミュレータ の詳細及び可視性を用いてエラーの原因を分析すること ができる。

【0095】<u>3.2 リアライザフォールトシミュレー</u> ションシステム

フォールトシミュレーションとは、テストペクトルを開 発、修正するのに用いられるロジックシミュレーション の変形、すなわち、組立て後、設計部、一般的には集積 回路の正確性をテストするのに用いられる刺激の組であ る。ユーザ設計によるフォールティバージョン (faulyt version)をテストベクトル刺激を用いてシミュレー トするとともに、グッド (good) バージョンと比較し、 テストベクトル刺激がグッドバージョンの応答とは別の 応答を発生させるかどうかを調べる。別の応答を発生さ せるならば、テストベクトル刺激が故障(フォールト) を検出していることを示している。故障の多いセットに 対しては、このことが繰返される。このことは、できる 限り多くの故障を検出する一組のテストベクトルを開発 することを目的としている。一般的に、2個の故障を入 力設計部の各回路網においてシミュレートする。すなわ ち、回路網が"スタックアットロー (stack-at-low)" と称する、常にロー状態である場合と、"スタックアッ トハイ (stack-at-high) "と称する、常にハイ状態で ある場合とがある。一般的に、入力設計部が何千個もの 回路網及びテストベクトルを有し、且つ、フォールトシ ミュレーションが各新しいテストベクトルのバージョン 毎に繰り返されるため、このことは、極めて時間のかか るタスクである。フォールトシミュレーションを構成す る新しい手段は、リアライザシステムに基づいている。

リアライザロジックシミュレータの方法を、フォールトシミュレーションの修正に関して用いる。シリアルフォールトシミュレーション技術("Quick Sim Family Reference Manual", Mentor Graphics Corp., Beaverton, Oregon, 1989)を用いる:各故障に関しては:

- 1) 実現された設計部を修正し、故障を伝える。
- 2)刺激を与え、設計部を作動させ、応答を良好設計の 応答と比較し、相異をフラグで合図する。
- 3) 故障を取除き、この故障による相異が存在しているかどうかを記録する。現行のフォールトシミュレーションシステムが、故障設計部の刺激に対する応答を予測するシーケンシャルなアルゴリズムを実行するのに対して、リアライザフォールトシミュレーションでは、実際の故障設計部を実現させ、設計部の刺激に対する応答を決定するという点において、両者は相違する。主な利点は、実現される設計部が、シーケンシャルなアルゴリズムが応答できるよりも遠い種々の速度で応答を発することである。
- リアライザロジック及び相互接続チップで構成したよう に、故障は、直接設計部に伝えられる。故障を入力設計 回路網に伝えるために:入力設計部の回路網が、ロジッ クチップ中に対応回路網を有している場合:フォールト 構成を用いて、回路網に接続された各ロジックチップを 再構成する。これは、回路網に接続された入力端子を、 故障に従って、一定のハイ又はローに接続している点を 除き、オリジナルの構成と同一である。入力設計部中の 回路網が、ロジックチップ中に対応する回路網を有して いない場合:対応する回路網はロジックチップのロジッ ク機能に包摂されており、ロジックチップをフォールト 構成を用いて再構成する。これは、回路網に包摂される ロジック機能を、回路網が故障に応じて、常にハイ又は ローとなるように作動する構成にする点を除き、オリジ ナルの構成と同一である。故障を取り除くために、オリ ジナルの構成を用いて、チップを再構成する。リアライ ザフォールトシミュレータは、以下の相異点を有するも のの、リアライザロジックシミュレータと本質的に同様 のものである(図55):リアライザフォールトシミュ レータとは、フォールトコンフィギュレータ(configura tor)であり、ロジックシミュレータの上位の設計部変換 システムの付加的部分を構成している。リアライザフォ ールトシミュレータは、以下のような各々の故障に対し て構成ファイルの相違を出力する:
- 1)一時的に、故障を設計部データ構造に伝える。
- 2) どのロジックチップが故障による設計部の変化によって影響されるかを決定する。
- 3) 影響を受けたロジックチップのネットリストファイルを送出する。
- 4) ERCGAネットリスト変換ツールを用いて、影響を受けたロジックチップの構成ファイルを出力する。
- 5)フォールト構成ファイルをオリジナルと比較し、構

成相違ファイルに相違のみをセーブする。

応答ベクトルメモリを応答回路網に構成する代わりに、設計部コンバータはフォールト応答メモリを構成する。刺激/応答のセクションで説明したように、これらフォールト応答メモリは、応答回路網をメモリ中に記憶された良好な値と比較し、相異が検知される場合にはフリップフロップをセットする。オペレーティングカーネルは、フォールトシミュレーションに対して種々作用する。フォールトシミュレーションを作動させるために(ゼロディレイについて示す。ユニット又はリアル遅延も同様である):

- 1)設計部構成ファイルを読出し、これを用いて、すべてのリアライザロジック及び相互接続チップを、構成(configulation)のセクションで説明したように構成する。初期設計部メモリデータを、ファイルから読出し、これを設計部メモリに書込む。構成相違ファイルを読出す。
- 2) 刺激バイナリーファイルを読出す。ベクトルアレイの内容を、ホストインタフェースを介して対応する刺激ベクトルメモリ中に記憶する。タイムアレイ "T" 及びサイクルカウント "v"を読出す。良好な回路の応答バイナリーファイルを読出す。対応するフォールト応答ベクトルメモリ中のベクトルアレイの内容を記憶する。
- 3) この故障の構成の相違を用いて、第1の故障によって影響を受けるロジックチップのフォールト構成ファイルを出力する。またこれらを用いて、この故障に対するロジックチップを構成する。
- 4)ベクトルメモリモジュール中のすべてのベクトルメ モリカウンタ及び相違検出フリップフロップをクリアす る。設計部リセット発生器を周期化し、実現される設計 部を初期化する。
- 5) 'v' 周期のECLK回路網のクロック発生器をイネーブルする。このことによって、刺激ベクトルメモリはこれらの刺激データを送出し、刺激に応じて実現される設計部を作動させることができるとともに、フォールト応答ベクトルメモリは、良好回路に対して応答データを比較する。
- 6)フォールト応答検出フリップフロップをチェックするとともに、この故障に対して相違が生じたかどうかを 記録する。
- 7) オリジナル構成を、故障したロジックチップに戻 す
- 8) 各残りの故障に対して、ステップ3) ~7) を繰り 返す。

【0096】<u>3.3 リアライザロジックシミュレータ</u> <u>評価システム</u>

現在のEDAシステムにおける現行の慣用的なシミュレータの多くは、イベントドライブと称するよく知られたシーケンシャルなアルゴリズム、又はコンパイルされたコードシミュレーションのいずれかに従って作動する

("An Introducion to Digital Simulation", Mentor G raphics Corp., Beaverton, Oregon, 1989)。第1アルゴリ ズムにおいては、入力設計部における各基本要素を各時 間ステップ毎に"評価"する。この場合、基本要素の入 カピンを駆動する回路網は、イベント即ち状態の変化を 有している。また第2アルゴリズムにおいては、全ての 時間ステップに対して入力設計部の各基本要素を評価す る。基本要素の評価とは、基本要素の新しい出力値が新 しい入力値に対してどのようなものであるかを決定する 動作のことである。このことは、シミュレーションの間 何回も生じる。通常、ゲートのような小さな基本要素の みを1オペレーションで評価する。この際、索引テーブ ル又は他の直接的な技術を使用する。大規模ロジック回 路網は、一般的に小さな基本要素及び回路網の組み合わ せとしてシミュレートされる。多くの時間のかかる内部 評価は、各大規模回路網の評価毎に必要とされる。リア ライザシステムの外部にあり、シーケンシャルなシミュ レーションアルゴリズムを実行するロジックシミュレー タをリアライザロジックシミュレータ評価システムに結 合させる。これは、リアライザのハードウェアを用い、 アルゴリズムシミュレーション中の1以上の大規模ロジ ック回路網を評価する。リアライザシステムによって評 価されるべき各大規模ロジック回路網を、外部ロジック シミュレータ中に単一基本要素で表現する。この利益の 一つはそのスピードにある。その理由は、実現された基 本要素がほとんど瞬間的に評価されるからである。リア ライザシステムによって評価されるロジック回路網のサ イズは、リアライザのロジック容量によってのみ制限さ れ、全入力設計部と同量のロジック容量を包含してい る。リアライザロジックシミュレータ評価システムは、 リアライザハードウェアシステム及びホストコンピュー タと相俟って、リアライザ設計部変換システム(既に記 載した)と、リアライザロジックシミュレーションイバ リュエータ (evaluator) とからなっている (図56) 。これを、シーケンシャルなシミュレーションアルゴ リズムを作動させる外部ロジックシミュレータに結合さ

ムによって、評価のためのロジック回路網を準備するために:
1)リアライザシステムによって評価されるべきロジック回路網をEDAシステムの入力設計部として組み立て

せる。リアライザロジックシミュレーション評価システ

- る。
 2)特性を各ロジック回路網の入出力回路網に組込み、
 シミュレータ及びサンプラによってそれぞれ駆動される
 ように指示する。
- 3) 通常の方法でリアライザ設計部変換システムを用い、入力設計部を変換し、ロジック回路網のこの集合体に構成及び対応テーブルファイルを出力する。
- シミュレーションを行うために、以下の方法に従って、 外部ロジックシミュレータを作動させ、シミュレータア

- ルゴリズムを実行させると共にリアライザロジックシミュレーション評価装置も作動させる。:
- 1)外部シミュレータのデータ構造を構成し、リアライ ザシステムによって評価されるべき各ロジック回路網毎 に単一の基本要素を設ける。
- 2) 設計部の対応テーブルファイルを読み出し、基本要素入出力を、リアライザホストインターフェースバスのこれらのアドレスと関連させる。
- 3) 構成のセクションにて述べたように、設計部の構成ファイルを読み出し、これを用いて全てのリアライザロジック及び相互接続チップを構成する。ファイルから初期設計部メモリデータを読み出し、これを設計部メモリに書き込む。設計部リセット発生器を周期化させ、実現されるロジック回路網を初期化する。
- 4) 初期値を用いて全てのシミュレータを初期化する。
- 5) 外部ロジックシミュレータのシミュレーションアル ゴリズムを作動させる。シミュレーションアルゴリズム では、この方法を用いてリアライザに基づく基本要素を 評価する:
- 1) このシミュレーション時間ステップにおける、この基本要素への全ての入力に対する値を、リアライザロジックシミュレーションイバリュエータに伝送すると共に、この値をロードするために、対応するシミュレータに送る。
- 2) リアライザロジックシミュレーションイバリュエー タにこの基本要素の全ての出力サンプラをチェックする よう指示し、いかなる出力に対する変化であってもシミ ュレーションアルゴリズムに伝送し直す。
- 6)シミュレーションの前後において、ユーザが試験及び修正を行うために、ホストインターフェースを介して設計部メモリ内容をアクセスするために、外部ロジックシミュレータのユーザインターフェースシステムの機能を与える。
- シミュレーションアルゴリズムをソフトウェア中で実行する場合、これをリアライザホストコンピュータで実行するとともに、ホストインターフェースを用い、シミュレータ、サンプラ及び設計部メモリをアクセスする。シミュレーションアルゴリズムをハードウェアで実行する場合、ホストコンピュータへの通信リンクを用い、シミュレータサンプラ及び設計部メモリをアクセスする。ハードウェアシミュレータシステムの変更には、シミュレータハードウェアとリアライザのユーザ指定によるデバイス(USD)モジュールとの間の直接接続を用いる。この方法は以下の相違点を伴うものの、上記と同様である。
- 1)入力設計部の基本要素の入出力に関するシミュレータ及びサンプラを指示する代わりに、これらを、ハードウェアシミュレータの評価ユニットに対応するUSD基本要素に接続する。
- 2) ハードウェアシミュレータの評価ユニットを、リア

ライザのUSDMに電気的に接続する。入力イベントが 発生すると、新しい値を直接接続によって実現される基本要素に供給すると共に、ホストを介するのではなく直 接接続によって出力応答を捕捉する。このため、かなりの高速評価スピードが得られる。

【0097】3.4 リアライザプロトタイピングシステム

入力設計部を実現する場合、これを直接設計部のプロト タイプとして実現し、作動させることができる。一般的 にリアライザシステムのタイミングディレイは、究極的 なハードウェアの実現によるタイミングディレイと一致 しておらず、このためプロトタイプはフル設計スピード で作動することはできないが、リアライザベースのプロ トタイプによって、ほとんど実時間で設計部は実際に動 作することができる。実現される設計部を、リアライザ クロック発生器、ホストを介して制御されるシミュレー タ、実際にユーザが指定するハードウェアデバイス、実 現される仮想計器(以下で説明する)によってシミュレ ートし、及び/又は、内部ロジック及び/又は設計部メ モリ内容によって自己シミュレートする。設計部のオペ レーションを、ホスト、実際にユーザが指定するハード ウェアデバイス、実現される仮想計器を介して、及び/ 又は、設計部メモリ内容を調べることによって、コント ロールされるサンプラを用いてモニタするとともに分析 する。設計者は直接、 "ベンチトップ (benchtop) "環 境と同様に、実時間で設計部と対話する。リアライザプ ロトタイピングシステムは、リアライザハードウェアシ ステム及びホストコンピュータとともに、設計部変換シ ステムと、プロトタイピングシステムとを具えている (図57)。プロトタイピングオペレータは、作動され る設計部のリアライザシステムを構成し、リアライザ設 計部の対話型刺激及び応答をサポートする。このオペレ ータはホストコンピュータにおいて実行し、直接又はホ ストコンピュータにおいてランする制御プログラムを介 して、ユーザのコマンドに対して応答する。実現される 設計部を作動させるために:

- 1)構成のセクションにて述べたように、設計部の構成ファイルを読み出し、これを用いて、全てのリアライザロジック及び相互接続チップを構成する。ユーザが供給するファイルから初期設計部メモリデータを読み出し、これを設計部メモリに書き込む。対応するテーブルファイルを読み出すと共に、設計部回路網ネーム間の対応と、スティミュレータ及びサンプラ及びこれらのホストインターフェースバスアドレスとを確立する。
- 2) 設計部リセット発生器を周期化し、実現される設計 部を初期化する。
- 3)連続的に以下の動作を必要に応じて行う: -ユーザコマンドを処理し、クロック及びリセット発生器を制御する。-ユーザコマンドを処理し、スティミュレータ出力値を変化させる。この際、対応テーブルを用い、ユー

ザが与える回路網ネームを、対応するスティミュレータと関連させる。一ユーザコマンドを処理し、サンプラのデータ入力値を表示する。この際、対応テーブルを用いユーザが与える回路網ネームを、対応するサンプラと関連させる。一ユーザコマンドを処理し、設計部メモリモジュール中のロケーションを読み出すと共に書き込む。設計部が動作していないことを確認する。この際、設計部メモリをアクセスする前にクロック発生器が停止し、不適切な設計部メモリの動作を回避することをチェックする。設計部が停止されていないかどうかを、ユーザに報告する。リアライザプロトタイピングシステムを使用するために:

- 1)入力設計部をホストEDAシステム中に作成する。 2)シミュレータに接続されるべき設計部回路網と、サンプラと、クロック又はリセット発生器とをマークする
- 3)設計部基本要素、回路網及び接続を設け、用いるべき任意の仮想計器に対する回路網を設計する(以下参照)。
- 4)リアライザ設計部変換システムを用いて入力設計部を変換し、設計部の構成ファイルを出力する。
- 5)リアライザプロトタイピングオペレータを用いて、設計部を作動させる。図57にて示す特定の例においては、デジタルコンピュータ設計部を、リアライザプロトタイピングシステムを用いて、天力設計ファイル中のコンピュータロジック及びメモリの設計部を表現し、ユーザは、リアライザ設計部変換システムを用いて、構成ファイルへと変換する。実際の具体例においては、実際のフロントパネル制御スイッチ及びインジケータに接続されているフロントパネル制御入力及びディスプレイ出力は、入力設計部において指定され、プロトタイプオペレータを介してのユーザ制御の下、スティミュレータ及びサンプラに接続される。コンピュータのクロック入力信号がリアライザクロック発生器によって出力されるように指定する。

プロトタイプコンピュータを作動させるために、ユーザはリアライザプロトタイプオペレータをランさせ、コンピュータ設計に応じてリアライザシステムを構成する。 実現されるコンピュータ設計部で実行が可能となるように、コンピュータでラムコードをロードすると共に、その初期データを、プロトタイプオペレータを介し、動作の開始時に設計部メモリへロードする。ユーザがクロック発生器をイネーブルさせると、コンピュータ設計部は、リアライザハードウェアの構成されたロジック及び相互接続チップにおいて実際に動作し、設計部メモリから読み出されるプログラムインストラクションコードを実行するとともに、設計部メモリ中のデータを読み出し且つ書き込む。ユーザは、フロントパネル制御入力端子を作動させ、プロトタイプオペレータの対応ステ ィミュレータ及びサンプラへのアクセスを介して、動作中ディスプレイ出力を読み出す。結果はプログラムの終了時に、プロトタイプオペレータを介してメモリ中からユーザによって読み出される。ユーザはこの結果を解析し、設計部が正確であるかどうか、すなわちユーザの意図に従って正しく動作しているかどうかを判断する。入力設計部中の設計エラーのために設計部が正しく動作していない場合、ユーザは、ホストEDAシステム用いてエラーを修正し、プロトタイピングプロセスを繰り返す。

【0098】3.4.1 実現される仮想計器

刺激及び/又は分析計器が、プロトタイプデバッギング プロセスにおいて必要とされる場合、ロジックアナライ ザのような慣用の計器を、ユーザが与えるデバイスモジ ュールを介して、実現される設計部に直接接続される。 実際の計器を接続するために、計器に接続されるべき設 計回路網に接続され、入力設計部中の計器USDを表示 している基本要素を設けるとともに、ESD接続を規定 しているUSD使用ファイルを作成する。このとき、計 器を直接USDMに接続し、上記のように実現される設 計部を変換させ、作動させる。さらに、"仮想計器" を、入力設計ファイル中の設計部に設け、且つ、この設 計部を用いて実現される基本要素及び回路網を設けてい る。例えばロジックアナライザーを、一組のロジック信 号をモニタするよく知られた計器とし、これらが一定の トリガ条件を満足する場合、一組の分析された信号を連 続的にサンプリング化するとともに、これらの値をメモ リ中に記録する。これはその後分析のために読み出され る。図59は、仮想ロジックアナライザの構成を示し、 このアナライザは、応答ベクトルメモリと、ロジック基 本要素を有する条件検出器と、1個以上のスティミュレ ータ及びサンプラと、他のロジック基本要素とを具えて いる。設計部を用いて仮想ロジックアナライザを実現及 び使用するための:

- 1)設計部に加えて、図で示したように、相互接続された入力設計ファイル中のこれら成分に対する基本要素を設ける。特に、応答ベクトルメモリ入力を、分析されるべき設計部回路網に接続し、条件検出器入力端子を、トリガ条件でモニタされるべき設計部回路網に接続し、これによって、検出されるべき条件に従って条件検出器のロジックを指定する。
- 2) 入力設計ファイルを、通常の手続きに従って構成ファイルに変換する。
- 3) リアライザプロトタイピングシステム中の設計部を 構成する。
- 4)シミュレータを介して"リセット"信号を周期化させ、実現される設計部が動作を開始するのに必要とされる刺激を与える。
- 5) "トリガされた" サンプラをモニタする。サンプラが"トリガされた"信号が真であることを示している場

- 合、ロジックアナライザは分析された信号データを捕捉 する。
- 6)このデータを、ロジックアナライザの応答ベクトルメモリからホストインターフェースを介して読み出す。 これを、一般的なコンピュータデバッガプログラム又は これと同様のものを用いて、表示するとともに分析する。

これは、いかにして仮想刺激又は分析計器を、リアライザシステム中の設計部を用いて実現するかを示す一例である。ロジックアナライザの概念のような、計器自体の概念が新規でないことに注意する。リアライザシステム中の入力設計部を用いて計器を実現することが、新規性の一要素となっている。

【0099】3.5 リアライザ実行システム

リアライザ実行システムを用い、入力設計ファイル中で 指定され、未だ構成されていない又は永久的ハードウェ アにおいて、決して構成することを試みることはないハ ードウェア機能を実行する、このことを行うことによっ て、幾つかの利点が得られる:永久的ハードウェアを構 成する間、ソフトウェア開発又はその他の目的のため に、実現される設計部を使用する。このことによって、 例えば、ソフトウェア開発に作成中に行うことが可能と なり、これをデバッグし、永久的ハードウェアを使用し ない場合にソフトウェアを使用できるように準備する。 リアライザ実行システムはユニバーサルハードウェアデ バイスとしての役割を果たし、必要とされる種々の互換 を行うために用いられる。特別な機能が要求される場合 (リアライザ設計変換システムによって実現される場 合)、ハードウェアシステムの構成ファイル及びその他 のファイルは、ホストコンピュータによって記憶装置か ら呼び出され、リアライザシステムをこの設計に応じて 構成し、機能を実行する。例えば、電気的な設計環境で は、リアライザ実行システムを用いて、必要とされるロ ジックシミュレーションハードウェアアクセレータ、ル ーティングハードウェアアクセレータ、又はハードウェ アグラフィックスプロセッサの役割を果たす。デジタル 信号を処理する環境において、リアライザ実行システム を用いて、必要とされる実時間スペクトラムアナライザ 又は特別な効果を有するシンセサイザの役割を果たす。 リアライザ実行システムは以下の点を除き、リアライザ プロトタイピングシステムと同様のものである:

- 1)分析のための計器を用いず、入力設計を正しいもの とみなす。スティミュレータ、サンプラ、及び設計メモ リアクセスのみを用いて実行する役割を制御し、データ を入出力する。
- 2)特定の実行される機能を指示するコントローラを作成することができ、又、これを用いてリアライザプロトタイピングオペレータを制御し、実行する機能を、機能の使用に適した入力端子/出力端子及び制御インターフェースに与える。

【0100】3.6 リアライザ生産システム

リアライザ設計変換システムの変形例を用いて、自動的 に入力設計部の永久的で再構成不可能な実現例を作成す る。この永久的な実現例では、実現される設計部に構成 されるのと同じ種類と数のリアライザロジックチップを 用いる。リアライザ生産システムでは、そのERCGA ネットリスト変換ツールを用い、機能においてERCG Aロジックチップと等価な、永久的で再構成することの できないロジックデバイスを構成するとともに、自動的 プリント回路ボード (PCB) 配置及びルーティングツ ールを駆動する ("Getting Started with Board Stati on", "Layout User's Manual", Mentor Graphics Co rp., Beaverton, Oregon. 1989)。この際、ロジックチッ プ相互接続に関する仕様を用い、これら再構成すること のできないロジックデバイスを永久的に相互接続するP CBを製造する。好適例では、LCAをERCGAロジ ックチップとして使用している。LCAを製造すること によって、機能的にLCAと等価な再構成することので きないロジックチップを、構成PROMメモリと結合し ているLCAチップの形態で提供する("The Programm able Gate Array Data Book", Xilinx, Inc.; San Jos e,1989)。LCAネットリスト変換ツールによって、P ROMをプログラムするのに用いられるバイナリーファ イルを作成する。また、LCAはロジックを具え、これ を用いてLCAが電力を供給する際にLCA自体を構成 することができる。この際、PROMがあればこれを用 いる。リアライザ生産システムは、前述したのと同一の 設計部リーダと、基本要素コンバータと、リアライザ設 計部変換システム(RDCS)、相互接続及びネットリ スティングシステム及びRDCS中に用いられるものの 変形であるERCGAネットリスト変換ツールに使用さ れるパーティショナと、自動PCB配置と、ルーティン グツールとを具えている(図60)。リアライザ生産シ ステムは、リアライザハードウェアシステム又はホスト コンピュータを具えていない。これは入力設計部ファイ ル及びPCB仕様ファイルを読み出す。以下の方法に従 って作動する:

- 1)設計部リーダを用い、入力設計部ファイルを読み出すとともに、設計部データ構造を作成する。
- 2) 基本要素コンバータを用いて、設計部データ構造を ロジックチップ基本要素へと変換する。
- 3)パーティショナを用い、基本要素を特定のロジック チップに割り当てる。
- 4)相互接続及びネットリスティングシステムを用い、ロジックチップのためのネットリストファイルを作成する。相互接続チップのためのネットリストファイルを供給する代わりに、カット回路網及びこれらのロジックチップI/Oピン接続のリストを、自動PCB配置及びルーティングツールに受け入れられる形態で単一の相互接続ファイルを送出する。

- 5) ERCGAネットリスト変換ツールを用い、再構成 することのできない等価ロジックデバイスの構成に適し た形態で、各ロジックチップ毎にバイナリー構成ファイ ルを供給する。
- 6)自動PCB配置及びルーティングツールを用いて、 相互接続ファイル及びPCB仕様ファイル(このファイ ルは、PCBの寸法、コネクタ必要条件などのようなロ ジック設計とは直接関係していない物理的な情報を具え ている)に読み込み、PCB製造データファイルを出力 する。

リアライザ生産システムのユーザは、このようにしてP CB製造データファイルを用いて、PCBを製造し、バ イナリー構成ファイルを用いて、再構成することのでき ないロジックデバイスを構成すると共に、デバイス及び PCBを組立て、入力設計部の最終的な実現例を提供す る。リアライザ生産システムにおいて、機能的に永久的 ハードウェアの実現例のERCGAと等価な再構成する ことのできないゲートアレイチップを使用することは新 規なことではなく、一般的に行われていることである。 むしろ、このシステムが任意の大きさのデジタルシステ ムを作り出すことができるということ(これは、1個の ICチップの容量に限られることではない)、このシス テムが入力設計ファイル中で包括的な基本要素ロジック の形態で表現されること(特定のコンピュータメーカの ロジックライブラリには限定されない)と、更には、自 動的に永久的ハードウェアの実現例を提供するというこ と、これらが新規性の一態様といえる。

【0101】3.7 リアライザ計算システム

リアライザハードウェアシステムを、パスカルのような 高級コンピュータ言語で書かれている入力プログラムで 特定される動きに従って構成することができる。又これ を用いて、コンピュータの実行する一般目的のための記 憶された記憶されたプログラムに従って計算機能を実行 することができる。このことは、高レベル設計合成コン パイラを用いることによって達成され、コンピュータプ ログラムを、入力設計ファイル中に表現されているデジ タルロジックの形態に変換し、その後リアライザハード ウェアにおいて、この設計部を実現すると共に作動させ る。この方法は根本的に新しい計算手段である。計算の 見地から見れば、リアライザハードウェアを高度並列処 理データプロセッサとし、そのデータプロセッシング素 子を、リアライザロジックチップ、相互接続チップ及び 特定目的のエレメント中のロジック機能及び記憶デバイ スである。このデータプロセッサは、シーケンシャルな 計測を行うことに関する記憶されたプログラム計算方法 に従って演算を行うわけではない。このデータプロセッ サは、リアライザハードウェアに構成され、入力プログ ラムで指示される動きに従って作動するデータパスと、 機能的ユニットと、有限状態マシン制御構造とに従って 作動する。この利点は、計算スピードがシーケンシャル

に記憶されたプログラムによる計算で可能な計算スピードよりも速いことである。説明するリアライザ計算システムは、リアライザハードウェアシステム及びホストコンピュータとともに、リアライザ計算コンパイラと、リアライザ設計部変換システムと、リアライザ計算オペレータとを具えている(図61)。このホストコンピュータが、ただリアライザ計算オペレータをランさせる手段としてのみ用いられ、入力プログラムで指示される計算機能を実行することに関しては用いられないということに注意する。リアライザ計算オペレータをランさせる他の手段を用いることができること勿論である。

【0102】3.7.1 リアライザ計算コンパイラ リアライザ計算コンパイラは、テキストエディタを用い て高級言語で書かれた入力プログラムファイルを、入力 設計部ファイルに変換する。これは、設計部合成コンパ イラと、ロジック合成コンパイラと、機能的ユニットコ ンパイラとを具えている。設計部合成コンパイラは、ツ ールであり、その幾つかの例は最近開発されたものであ る ("Tutorial on High-Level Synthesis", McMarlan d, Parke and Camposano, Proceeding of the 25th Des ign Automatic Conference, ACM and IEEE,1988)。この コンパイラは、機能的ユニット、データ入出力から成る 有限状態マシンコントローラ及びデータパスのシステム とバス相互接続とに関する記述を構成し、標準的な手続 コンピュータ言語で特定される動きに従って作動する。 実際の設計部合成コンパイラの一例としては、"フラメ ル (flamel) "がある。その方法については、"Flame 1:A High-Level Hardware Compiler", Howard Trickey, IEEE Transaction on Computer-Aided Design, Vol. CA D-6, No.2, 1987)で詳細に説明されている。文献からの 引用を示す: "フラメルへの入力は、パスカルプログラ ムである。" "ユーザは、パスカルプログラムに、入力 プログラムを一般的に実行する場合の実行頻度を与え る。その他のユーザ入力は、どの程度のハードウェアが 許容されるかを示すナンバである。出力は、パスカル言 語と同一の役割を果たすハードウェアの設計である。" "フラメルによって作り出されるモデルとは、データパ ス及びコントローラから成る同期デジタルマシンであ る。データパスは、バスによって相互接続される機能的 ユニット(ALU、加算器、レジスタ、I/Oパッド 等)から成っている。コントローラは有限状態マシンで ある。""一般的なパスカルプログラムを用いて、ハー ドウェアに要求される動きを規定する。フラメルは、プ ログラム中の並列処理を見出し、ユーザ指定によるコス ト制約と合致した高速実行の実現を可能としている。" "フラメルの実現例は完成されている。出力は、データ パス及びコントローラに関する記述である。一連のテス トにおいて、フラメルは、クロックサイクルを同じとす ると、同じプログラムを実行するのにMC68000(マイクロ コンピュータ)の22~200倍の速さでランするプロ グラムを具体化する。"用いられるリアライザハードウ ェアシステムの容量に従って、ユーザ又はリアライザ計 算システムは、"ユーザ指定のコスト制約がある"入力 を、この設計部合成コンパイラに供給する。設計部合成 コンパイラの出力は、データパス及びコントローラの記 述を具える中間表現ファイルである。機能的なユニット ライブラリとは、一組の予め定義された機能的なユニッ トの表現である。各タイプの機能的なユニットに対する 表現は、設計部合成コンパイラによって与えられる。こ れらの表現は、ロジック及びユーザ指定のデバイス(U SD) 基本要素と、これらの回路網相互接続とを指定す る。これらの表現は、リアライザ入力設計部基本要素の 要件と合致している。USD基本要素は、付加的に用い られ、ロジックチップ及び設計部メモリを用いて実現さ れるものよりも、より高い性能又は、より大きな容量の 基本要素を提供することができる。例えば、高速VLS I浮動小数点型乗算器をUSDとして取り付ける場合、 機能的なユニットバイナリーは、このUSD基本要素を 特定する浮動少数点型乗算器の機能的ユニットに関する 記述を具えている。ロジック合成コンパイラは、データ パス及び有限状態マシンコントローラに関する記述を、 入力計算ファイル中のロジック基本要素及び相互接続回 路網に関する表現に変換する。このロジック合成コンパ イラは、有限状態マシン合成ツールを具え、これは、Me ntor Graphics Corp., VLSI Technology Inc., Synopsis Inc.等 ("Logic Synthesis speeds ASIC Design", A. J. de Geus, IEEE Spectrum, August 1989) から商業的 に入手可能であり、又は、文献記載の方法に従って開発 される ("The Implementation of a State Machine Co mpiler", C. Kingsley, Proceedings of the 24th Desig n Automation Conference, ACM and IEEE,1987; "A Sta te Machine Synthesizer", D. Brown, Proceedings of t he 18th Design Automation Conference, ACM and IEE E, 1981; "An Overview of Logic Synthesis Systems", L.Trevillyan, Proceedings of the 24th Design Auto mationConference, ACM and IEEE, 1987). このコンパ イラは、以下の方法に従って作動する:

- 1) データパス及びコレクタに関する記述を含む中間表現ファイルを、データ構造中に読み込む。
- 2)機能的ユニットライブラリの記述に従って、各データパスの機能的なユニットの記述を、ロジック及びUS D基本要素及び回路網に変換する。
- 3) データパスへの各データ入力及び、データパスから の各データ出力に対する設計部メモリ基本要素を提供す る。
- 4) 有限状態マシン合成ツールを用いて、有限状態マシンコントローラの記述を、ロジック基本要素及びこれらの回路網相互接続に変換する。
- 5) 有限状態マシンコントローラへの 'スタート' 入力 と、有限状態マシンコトローラからの 'ビジー' 及び

「ダーン (done)」出力とに対するスティミュレータ及びサンプラの基本要素を提供する。

- 6) クロック回路網が、リアライザクロック発生器によって駆動されるように指示する。
- 7) 基本要素及び回路網を、入力設計ファイルに送出する。

【0103】3.7.2 リアライザ計算オペレータリアライザ計算オペレータは、リアライザシステムを構成し、本来的に入力プログラムが指示し、実現される計算機能の実行を可能にする。リアライザ計算オペレータは、設計変換によって作成される構成ファイル及び対応テーブルファイルに読み込み、ユーザ指定の計算機能への入力データに関するファイルを読み出すとともに、計算機能からの出力データに関するファイルに書き込む。実現される計算機能を作動させるために:

- 1)設計部の構成ファイルを読み出し、これを用いて、 構成のセクションにて述べたように、すべてのリアライ ザロジック及び相互接続チップを構成する。
- 2) 入力データファイルを読み出し、そのデータを入力 データ設計部メモリに書き込む。出力データ設計部メモ リをクリアする。
- 3)対応テーブルファイルを読み出し、コントロール入力と出力との間、スティミュレータとサンプラとの間、及びホストインターフェースパスアドレス間の対応を決定する。
- 4) クロック発生器をイネーブルし、スティミュレータ を介して'スタート'制御入力を主張し、動作を開始さ せる。
- 5) 'ダーン' 制御出力をモニタし、これが真となる時に、データを出力設計部メモリから読み出し、これを出力データファイルに書き込む。リアライザ計算システムを用いるために:
- 1)テキストエディタ又は他の手段を用いて、入力プログラム及び入力データファイルを準備成する。
- 2) リアライザ計算コンパイラを用い、入力設計ファイルを発生させる。
- 3)他で既に述べたように、通常の方法で作動するリア ライザ設計変換システムを用い、構成及び対応テーブル ファイルを発生させる。
- 4)リアライザ計算オペレータを用い、実際に計算機能 を実行する。
- 5) 実現された計算機能によって計算されるデータを、 出力データファイルから読み出す。

【0104】4 好適例

この明細書を介して説明される好適例は、以下の特徴を 有している:

【0105】<u>4.1 ハードウェア</u>

部分的クロスバー相互接続を、3レベルで階層的に、全 ハードウェアシステムに用いる。図62-図64は、階 層的に相互接続されたロジックボード、ボックス及びラ ックの一般的アーキテクチャを示している。図65aー bは、ボード、ボックス及びラックに関する物理的構造 を示している。

ロジックボード (図62): 各ロジックボードは、32 個のXレベルクロスバーチップによって相互接続された 14個のLチップから成っている。各Lチップは、Xレ ベルクロスバーに接続されたチップ毎に128個の1/ Oピンを有しており、32個のXチップの各々に4個の 接続が成されている。14個の付加的な1/0ピンを用 いる;その内11個をRバスに接続し、1個を2個のク ロック信号の各々に接続し、1個を設計部リセット信号 に接続する。Xilinx XC3090 LCAをロジックチップ として用いる。各Xチップは、ロジックチップに接続さ れた56個のI/Oピンを具えており、14個のLチッ プの各々に4個の接続がなされている。各Xチップは、 2個のYチップの各々と、8個の付加的 I / Oピン接続 を具えている。Xilinx XC2018 LCAをXチップとし て用いる。各ロジックボードは、X-Yパスに対し51 2個の背面 I/Oピンを有している。これは、Rバス及 び構成バスへの接続も有している。

ボックス(図63):各ボックスは、64個のYレベル クロスバーチップによって相互接続されている1~8個 のボードから成っている。各Yチップは、ロジックボッ クスポードに接続された6個の I / Oピンを有してお り、各ボードのXチップに8個の接続が成されている。 これは、1個のZチップとの8個の付加的な I/O接続 を有している。Xilinx XC2018LCAをYチップとして 用いる。64個のYチップを、8個のYチップボードに 取り付ける。この各々は、X-Yパスに対して512個 の背面 I / Oピンを有している。8個のYチップボード と8個のロジックボードとを、ボックスのX-Yパス背 面のワイヤで相互接続する。各Yチップボードは、Y-Zパスに対して、ケーブルコネクタに64個のI/Oピ ンを有している。各ボックスは、このようなコネクタを 8個有している。これらの接続を、各ボックスからの単 一な512個のワイヤY-Zパスケーブルに集める。各 Yチップボードは、構成バスに対する接続も有してい る。図65aは、Y-Zパスケーブルを具え、ホストイ ンターフェース、8個のロジックボード及び8個のYチ ップボードを有しているX-Yパス背面の物理的な構成 を示している。

ラック(図64): 各ラックは、1~8個のボックスを 具え、64個のZレベルクロスバーチップによって相互 接続されている。各Zチップは、ボックスに接続された 64個のI/Oピンを具え、各ボックスのYチップに8 個の接続がなされている。Xilinx XC2018 LCAをZ チップとして用いる。ラックのボックスを、ロジックボードに配置された各ボックスからのX-Zパスケーブル への接続を用いて、付加的なボックスによって相互接続 する。図65bにおいて、Zレベルボックスの物理的な

構成を示す。64個の2チップを、8個の2チップボー ドに取り付ける。この各々は、Y-Zパスに対して51 2個の I / Oピンを有している。8個のZチップボード と、8個のY-Zパスゲーブルコネクタとを、Y-Zパ ス背面のトレースによって相互接続する。メモリのセク ションにて述べたように、16個のRAMチップと10 個のLCAとを各々具えているメモリモジュールを、必 要とされる場所であるロジックチップの場所に取り付け る。メモリモジュールは、刺激及び応答のセクションで 規定されているように、設計部メモリ、ベクトルメモ リ、スティミュレータ及びサンプラに用いられている。 ユーザ指定によるハードウェアデバイスモジュールをロ ジックチップLCAの場所に取り付ける。ある1個のボ ックスは、ホストコンピュータの I /Oバスインタフェ ースカードとケーブル接続しているホストインターフェ ースポードを具えている。このボックスは、Rバスと称 するホストインターフェースバスを制御する。すべての 制御及びデータ伝送機能のためにこのバスをすべてのロ ジックチップロケーション及び各ロジックボード、すな わちYチップボード及びZチップボードにおける構成制 御ロジックブロックに接続する。Rバスは、そのセクシ ョンで述べたように、8ビットデータパスと、クロック と、2個のコントロールラインとを具えている。ホスト インターフェースポードは、構成パスコントローラと、 2個のクロック発生器と、リセットコントローラとを具 えている。16ビットデータパスを有する構成バスは、 全ての構成機能に対して、ホストインターフェースを用 いて、すべてのロジック及びクロスバーチップを接続す る。各ボードの14個のレチップを一つの構成グループ とし、その32個のXチップを2つのグループに分割す る。8個のZチップボードの各々と同様に、各ボックス の8個のYチップボードを各々1グループとする。

【0106】4.2ソフトウェア

設計部変換システムは以下のモジュールから成ってお り、その各々は、それぞれに関するセクションで記載さ れている: Quick Sim ロジック基本要素を有する Mento r Graphics設計ファイルを読み出す設計部リーダ。Quic k Sim 基本要素をXilinx LCA基本要素に変換する基本要 素コンバータ。トライステート及びワイヤードネットド ライバは、トライステートのセクションで述べたよう に、クロスバー加算構成に従って変換される。そのセク ションにて述べたように、クラスタ構成技術に基づいて いるパーティショナ。3つのレベルの部分的クロスバー を相互接続するとともに、システム中の各ロジック及び クロスパーチップに関するXNFフォーマットのネット リストファイルを送出する相互接続及びネットリスティ ングシステム。XNF2LCA、APR及びMakebitsから成ってい るXilinx LCAネットリスト変換ツール。構成ファイ ルコレクタ。

応用

Mentor Graphics のログファイルに基づき、且つRSI Mバッチインターフェースツールを用いているリアライザロジックシミュレーションシステム。Mentor Graphics のログファイルに基づき、且つRSI Mバッチシミュレーションインタフェースツールを用いているリアライザフォールトシミュレーションシステム。Mentor Graphics Quick Sim のロジックシミュレータとして作用するリアライザロジックシミュレータ評価システム。ロジックアナライザを具え、実現される仮想計器を有しているリアライザプロトタイピングシステム。

リアライザ実行システム

Mentor Graphics Board Station の自動PCB配置及びルーティングツールを用いてのリアライザ生産システム。パスカル言語とフラメル設計部合成コンパイラと、Mentor Graphics Design、Knowledge and Logic Consult ant FSM 及びロジック合成ツールとを用いたリアライザ計算システム。好適例を引用し、本発明の原理を説明したが、このような原理とは離れて、装置及び細部を種々変更できること明らかである。例えば、Mentor Graphicsの電気設計オートメーションの変形例を用い、本発明が有効に動作することを説明したが、他の設計部オートメーションツールを用いて同様に本発明を実施できることがわかる。本発明は、ここに開示されている実施例に限定されるものではなく、要旨を変更しない範囲内で種々の変形や変更が可能である。

【図面の簡単な説明】

【図1】図1は、リアライザハードウエアシステムを示す略ブロック図である。

【図2】図2は、直接相互接続システムを示す略ブロック図である。

【図3】図3は、チャンネル・ルーティング相互接続シ ステムを示す略ブロック図である。

【図4】図4は、クロスバー相互接続システムを示す略 ブロック図である。

【図5】図5は、クロスバー回路網相互接続システムを 示す略ブロック図である。

【図6】図6は、部分的なクロスパー相互接続システム の簡単な一例を示す略ブロック図である。

【図7】図7は、部分的なクロスバー相互接続システムを示す略ブロック図である。

【図8】図8は、クロスバーチップ幅の相違を説明する ための図である。

【図9】図9は、トライステート回路網を示す略ブロック図である。

【図10】図10は、図9のトライステート回路網と等価な、積の和を示す略ブロック図である。

【図11】図11は、"フローティングロー"及び"フローティングハイ"の積の和の回路網を示す略ブロック図である。

【図12】図12は、相互接続を最小とするように構成

されたドライバ及びレシーバを示している略ブロック図 である。

【図13】図13は、ロジック加算構成を示している略 ブロック図である。

【図14】図14は、クロスバー加算構成を示している 略ブロック図である。

【図15】図15は、双方向性のクロスバー加算構成を示している略ブロック図である。

【図16】図16は、双方向性のクロスバートライステート構成を示している略ブロック図である。

【図17】図17は、部分的なクロスバーからのオフボード接続を示している略ブロック図である。

【図18】図18は、Yレベルクロスバー相互接続を示している略ブロック図である。

【図19】図19は、双方向性バスのシステムレベル相 互接続を示す略ブロック図である。

【図20】図20は、共通バス相互接続に基づく、8個のボードを示す略ブロック図である。

【図21】図21は、2つのバスレベルの階層を示す略 ブロック図である。

【図22】図22は、最大バス相互接続階層を示している略ブロック図である。

【図23】図23は、汎用メモリモジュール構造を示す 略ブロック図である。

【図24】図24は、メモリアドレスロジックチップを 示す略ブロック図である。

【図25】図25は、共通 I / Oを用いてのメモリデータロジックチップを示す略ブロック図である。

【図26】図26は、分離 I / Oを用いてのメモリデータロジックチップを示す略ブロック図である。

【図27】図27は、一個のデータビットに関する多重 RAMを示す略ブロック図である。

【図28】図28は、メモリモジュールの好適例を示す 略ブロック図である。

【図29】図29は、刺激ベクトルメモリを示す略ブロック図である。

【図30】図30は、応答ベクトルメモリを示す略ブロック図である。

【図31】図31は、刺激及び応答に対するベクトルメ モリを示す略ブロック図である。

【図32】図32は、ベクトルメモリアドレスチップの 好適例を示す略ブロック図である。

【図33】図33は、ベクトルメモリデータチップの好 適例を示す略ブロック図である。

【図34】図34は、ランダムアクセススティミュレータを示す略ブロック図である。

【図35】図35は、エッジ感応タイプのスティミュレータを示す略プロック図である。

【図36】図36は、サンプラの略ブロック図である。

【図37】図37は、変更検出サンプラを示す略ブロッ

ク図である。

【図38】図38は、ユーザ指定のデバイスモジュール アーキテクチャを示す略ブロック図である。

【図39】図39は、デバイスを取り付けているUSD Mの好適例を示す略ブロック図である。

【図40】図40は、構成グループを示す略ブロック図である。 -

【図41】図41は、ホストインターフェースアーキテクチャを示す略ブロック図である。

【図42】図42は、Rバス読出し及び読込みサイクルを示す図である。

【図43】図43は、リアライザ設計変換システムを示す略ブロック図である。

【図44】図44は、本発明に用いられている設計部データ構造を示す図である。

【図45】図45は、本発明に用いられている基本要素 変換を示す図である。

【図46】図46は、基本要素のクラスタへの移動を示す略ブロック図である。

【図47】図47は、シンプルな回路網相互接続を示す 図である。

【図48】図48は、トライステート回路網相互接続を示す図である。

【図49】図49は、トライステート回路網相互接続を示す図である。

【図50】図50は、リアライザロジックシミュレーションシステムを示す略ブロック図である。

【図51】図51は、マルチステートロジックのリアライザシステム構成を示す略図である。

【図52】図52は、ディレイ依存機能の例を示す略図 である。

【図53】図53は、ユニットディレイ構成の例を示す 略図である。

【図54】図54は、リアルディレイ構成を示す略図である。

【図55】図55は、リアライザフォールトシミュレーションシステムを示す略ブロック図である。

【図56】図56は、リアライザロジックシミュレータ 評価システムを示す略ブロック図である。

【図57】図57は、リアライザプロトタイピングシステムを示す略ブロック図である。

【図58】図58は、リアライザプロトタイピングシステムのデジタルコンピュータの一例を示す略ブロック図である。

【図59】図59は、仮想ロジックアナライザの構成を示す略ブロック図である。

【図60】図60は、リアライザ生産システムを示す略 ブロック図である。

【図61】図61は、リアライザ計算システムを示す略ブロック図である。

(\$2))00-236249 (P2000-23JL8

【図62】図62は、ロジックボード、ボックス及びラックの階層相互接続を具える好適例の一般的なアーキテクチャを示す図である。

【図63】図63は、ロジックボード、ボックス及びラックの階層相互接続を具える好適例の一般的なアーキテクチャを示す図である。

【図64】図64は、ロジックボード、ボックス及びラックの階層相互接続を具える好適例の一般的なアーキテクチャを示す図である。

【図65】図65は、ロジックボード、ボックス及びZ レベルボックスの物理的な構成を示す図である。


【符号の説明】

- 10…アレイ
- 12…電気的に再構成可能なゲートアレイ


- 14…基本要素コンバータ
- 16…ホストEDAシステム
- 18…リアライザ設計変換システム
- 20…テストベクトル
- 22…ホストインタフェース
- 24…刺激及び応答ベクトルメモリ
- 26 a…設計合成ツール
- 26b…ロジック合成ツール
- 28…入力プログラム
- 30…ホストインタフェース
- 32…メモリモジュール
- 34…クロスバーチップ
- 36…多次元アレイ


【図1】

【図8】




【図20】






【図6】

【図7】



【図2】 【図12】 ユーザ格定のハードウェア、デバイス又は、 その他のロジック/ルーティングアレイにお手続する。 ロジック 設計メモリ ロジック ベクトルメモリ チップ ロジック M%Rサンプラ 【図16】 ロダック 設計メモリ ロジック ロジック 4ッブ ベクトルメモリ チップ ロジックチ 奴針メモリ ロジック ロジック ロゾック ロジック ベクトルメモリ チップ 4-17 チップ AND/ ORTYTT 設計メモリ ロジック ロジック ロゾック ロジック ベクトルメモリ AND/ORTYTT 設計メモリ ロジック ロジック ロジック ベクトルメモリ N902477 【図11】 【図13】 【図14】 Ϋ́ 【図15】 【図17】 【図21】 ログークボード トラッチ・ペ ペス

【図3】




【図18】 【図19】






(M22)




【図29】


【図4】









【図23】




【図24】



【図25】







【図30】


【図26】


【図31】







【図27】













【図39】












(打2)100-236249 (P2000-23JL8


【図49】 【図50】 AXHEDA バックグミレージン システム I/F 4-6 APRIL J-11 りプライザ 設計会機システム 种类子形 ロゾクメリー治ン制液を 炎等性速システム EXICH? (模成为/肌 ログックジュミレーションオペレーティングカーネル (ネストコンピュータ) オストインタ フェース した、アルズ相互権 刺激组织产答 途分プ中に表現 される設計部 ペクトルメモり ウアライサ ハードウェアンステム 【図51】 **(b)** 【図53】 (o) (c)







【図56】








【図59】




【図62】






ø




【図61】




(₹9))00-236249 (P2000-23JL8


【図63】



【図64】



【図65】



【手続補正書】

【提出日】平成11年12月27日(1999.12. 27)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 電気的に再構成可能なゲートアレイを 用いて論理構成を構築する方法

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 <u>複数のロジック回路素子及び前記ロジック回路素子間に接続経路を変更可能に確立する手段を有する電気的に再構成可能なゲートアレイ(ERCGA)</u>を複数用いて論理構成を構築する方法であって、

<u>論理ゲートからなる複数の基本要素及び前記基本要素を 相互接続する回路網を含む第1デジタルロジック回路網 を表わす第1入力設計を供給する工程と、</u>

前記第1入力設計によって表わされる前記第1のデジタルロジック回路網の前記基本要素及び相互接続する回路網を少なくとも第1及び第2区分に自動的に区分化する工程と、

前記第1入力設計の前記第1区分を第1ゲートアレイに

プログラムし、前記第1入力設計によって表される前記 第1デジタルロジック回路網の前記第1区分を第1ゲー トアレイ上に構築する工程と、

前記第1入力設計の前記第2区分を第2ゲートアレイに プログラムし、前記第1入力設計によって表される前記 第1デジタルロジック回路網の前記第2区分を第2ゲー トアレイ上に構築する工程と、

前記第1及び第2ゲートアレイを相互接続手段を用いて 再構成可能に相互接続し、前記第1入力設計によって表 わされる前記相互接続する回路網を前記第1及び第2ゲ ートアレイ間に構築する工程と、

論理ゲートからなる複数の基本要素及び前記基本要素を 相互接続する回路網を備えていることを除き、前記第1 デジタルロック回路網と全く無関係である第2デジタル ロジック回路網を表わす第2入力設計を供給する工程 と、

前記第2入力設計によって表わされる前記第2デジタル ロジック回路網を少なくとも第1及び第2区分に自動的 に区分化する工程と、

前記第2入力設計の前記第1区分を前記第1ゲートアレイにプログラムし、前記第2入力設計によって表わされる前記第2デジタルロジック回路網の前記第1区分を前記第1ゲートアレイ上に構築する工程と、

前記第2入力設計の前記第2区分を前記第2ゲートアレイにプログラムし、前記第2入力設計によって表わされる前記第2デジタルロジック回路網の前記第2区分を前記第2ゲートアレイ上に構築する工程と、

前記第1及び第2ゲートアレイを相互接続手段を用いて 再構成可能に相互接続し、前記第2入力設計によって表 わされる前記相互接続する回路網を前記第1及び第2ゲートアレイ間に構築する工程とを含むことを特徴とする 方法。

【請求項2】 複数のロジック回路素子及び前記ロジック回路素子間に接続経路を変更可能に確立する手段を含む電気的に再構成可能なゲートアレイ(ERCGA)を複数用いて論理構成を構築する方法であって、(a)論理ゲートからなる複数の基本要素及び前記基本要素を相互接続する回路網を含む第1デジタルロジック回路網を表わす第1入力設計を供給する工程と、(b)前記第1入力設計によって表わされる前記第1デジタルロジック回路網の前記基本要素及び相互接続する回路網を少なくともN個の区分に区分化する工程と、(c)前記第1入力設計の各区分を少なくともN個のゲートアレイにそれぞれプログラムし、前記第1入力設計によって表わされる前記第1デジタルロジック回路網の各区分を前記少なくともN個のゲートアレイ上に構築する工程と、(d)前記少なくともN個のゲートアレイと相互接続手段を用いて

再構成可能に相互接続し、前記第1入力設計によって表わされる前記相互接続する回路網が前記少なくともN個のゲートアレイ上に構築されるように、前記少なくともN個のゲートアレイに接続する工程と、(e) 論理ゲートからなる複数の基本要素及び前記基本要素を相互接続する回路網を備えていることを除き、前記第1デジタルロック回路網と全く無関係である第2デジタルロジック回路網を表わす第2入力設計について前記工程(a)~(d)を繰り返す工程とを含むことを特徴とする方法。

【請求項3】 <u>請求項1または2に記載の方法であって、前記再構成可能に相互接続する工程は、少なくとも一つの追加のゲートアレイによって行われることを特徴とする方法。</u>

【請求項4】 請求項3に記載の方法であって、各ゲートアレイは複数のピンを有し、前記再構成可能に相互接続する工程は、前記少なくとも一つの追加のゲートアレイを、前記再構成可能なゲートアレイのピンのすべてではないが、少なくとも一つに接続することを特徴とする方法。

フロントページの続き

(51) Int. Cl. 7

識別記号

// G06F 11/22

330

l n

HO1L 21/82

FΙ

テーマコード(参考)

Α

(72)発明者 バチェラー ジョン エイ アメリカ合衆国オレゴン州 97132 ニュ ーバーグ ボックス 91 ルート 1